2Или не – К155ЛЕ2 КМ155ЛЕ2 Два логических элемента 4ИЛИ-НЕ со стробирующим импульсом и расширяющими узлами

Базовые элементы 2и-не и 2или-не

Основу сложных КС, реализующих произвольные
булевые функции, составляют базовые
элементы, обычно 2И-НЕ или 2ИЛИ-НЕ. Это
обусловлено тем, что если имеется
возможность создать электронное
устройство, реализующее любую из этих
двух функций, то тогда вследствие
функциональной полноты последних на
базе созданного устройства можно
реализовать любую другую сколь угодно
сложную логическую функцию путем
соответствующего соединения друг с
другом требуемого количества базовых
элементов.

Логический элемент 2и-не

Условное обозначение Логическая
функция Таблица соответствия

x1

x2

y

0

0

1

0

1

1

1

0

1

1

1

0

y=

Логический элемент 2или-не

Условное обозначение Логическая
функция Таблица соответствия

x1

x2

y

0

0

0

0

1

0

1

0

0

1

1

1

y =

Электронная реализация базового логического элемента 2и-не

Принципиальная схема
логического элемента 2И — НЕ приведена
на
рис. 1. Пусть на входе х1 присутствует
напряжение низкого уровня (логический
0), а х2=1. Тогда транзистор VT1 открыт, т.к.
переход эмиттер — база транзистораVT1включен в прямом направлении (ток
проходит от источника питания +5 В через
резистор R1 и этот переход ко входу х1).
В режиме насыщения напряжение

Рис. 1. Электронная реализация логического
элемента 2И-НЕ.

коллектор-эмиттер транзистора VT1
составляет порядка Uкэ~0.1 В, поэтому
напряжение на коллекторе Uk1уменьшается почти до нулевого потенциала,
что приводит к закрытию транзисторов
VT2, VT3. При этом напряжение на коллекторе
транзистора VT2 будет близко к напряжению
питания и ток через резистор R2 и открытый
переход база-эмиттер приводит к открытию
транзистора VT4. В результате напряжение
питания будет делиться на выходном
делителе, образуемом резистором R3,
открытым транзистором VT4, диодом и
закрытым транзистором VT3. Т.к. сопротивление
закрытого транзистора много больше
сопротивления открытого транзистора,
то на выходе у получим высокий уровень
напряжения, т.е. логическую 1.

Аналогичная ситуация имеет место при
х2=0, х1=1, а также при х1=х2=0.

Пусть теперь на входах х1, х2 присутствует
высокий уровень напряжения (х1=х2=1). Тогда
переход эмиттер-база транзистора VT1
закрыт, но переход база-коллектор этого
транзистора будет открыт в прямом
направлении. В результате открываются
транзисторы VT2, VT3, и напряжение на
коллекторе Uk2близко к нулю. Это
приводит к закрытию транзистора VT4.
Следовательно, в этом случае напряжение
на выходе у будет близко к нулю, т.е.
соответствует уровню логической 1.

Таким образом, мы убедились, что данная
электрическая схема позволяет реализовать
таблицу соответствия логической функции
2И-НЕ, представляемой функцией Шеффера
y=:

х1

х2

у

0

0

1

0

1

1

1

0

1

1

1

0

studfiles.net

Логические элементы — Википедия

Материал из Википедии — свободной энциклопедии

Текущая версия страницы пока не проверялась опытными участниками и может значительно отличаться от версии, проверенной 22 мая 2017;
проверки требуют 10 правок.
Текущая версия страницы пока не проверялась опытными участниками и может значительно отличаться от версии, проверенной 22 мая 2017;
проверки требуют 10 правок.

Логические элементы — устройства, предназначенные для обработки информации в цифровой форме (последовательности сигналов высокого — «1» и низкого — «0» уровней в двоичной логике, последовательность «0», «1» и «2» в троичной логике, последовательностями «0», «1», «2», «3», «4», «5», «6», «7», «8» и «9» в десятичной логике). Физически логические элементы могут быть выполнены механическими, электромеханическими (на электромагнитных реле), электронными (на диодах и транзисторах), пневматическими, гидравлическими, оптическими и др.

С развитием электротехники от механических логических элементов перешли к электромеханическим логическим элементам (на электромагнитных реле), а затем к электронным логическим элементам на электронных лампах, позже — на транзисторах. После доказательства в 1946 г. теоремы Джона фон Неймана об экономичности показательных позиционных систем счисления стало известно о преимуществах двоичной и троичной систем счисления по сравнению с десятичной системой счисления. От десятичных логических элементов перешли к двоичным логическим элементам. Двоичность и троичность позволяет значительно сократить количество операций и элементов, выполняющих эту обработку, по сравнению с десятичными логическими элементами.

Логические элементы выполняют логическую функцию (операцию) над входными сигналами (операндами, данными).

Всего возможно  x(xn

ru.wikipedia.org

Простейшие логические элементы Логический элемент 2и

Условное обозначение Логическая
функция Таблица соответствия

x1

x2

y

0

0

0

0

1

0

1

0

0

1

1

1

y=х1*х2

логический 0— низкий уровень
напряжения;

логическая 1— высокий уровень
напряжения.

Логический элемент 2или

Условное обозначение Логическая
функция Таблица соответствия

x1

x2

y

0

0

0

0

1

1

1

0

1

1

1

1

y = x1+x2

Логический элемент 3и

x1

x2

x3

y

0

0

0

0

0

1

0

0

1

0

0

0

1

1

0

0

0

0

1

0

0

1

1

0

1

0

1

0

1

1

1

1

Условное обозначение Логическая
функция Таблица соответствия

y = x1*x2*x3

Логический элемент Исключающее или

Условное обозначение Логическая
функция Таблица соответствия

x1

x2

y

0

0

0

0

1

1

1

0

1

1

1

0

y =

Логическая функция Исключающее ИЛИ
находит применение в схемах контроля
на четность/нечетность. Так, контроль
на четность n- разрядного двоичного кода{an-1..a0}
выполняется путем аппаратной
реализации следующего равенства:

an-1
Å
an-2
Å
… Å
a0
= 0

Комбинирование логических элементов

Комбинируя между собой рассмотренные
простейшие логические элементы, можно
реализовать и другие более сложные
логические функции, например:

Инвертор Логическая схема 2И

Логическую функцию у = x1
*
x2+
x3
можно преобразовать следующим
образом:

В результате получим следующую
реализацию этой функции на
базовых логических элементах 2И-НЕ:

Аналогично, логическая функция
на базовых элементах 2И-НЕ реализуется
следующим образом:

Простейшие интегральные микросхемы средней степени интеграции

На рис. 2 представлены условные обозначения
интегральных микросхем средней степени
интеграции К555ЛА3 и К555ЛЕ1, содержащие в
одном корпусе/на одном кристалле по 4
базовых элемента 2И-НЕ и 2ИЛИ-НЕ
соответственно. Выводы микросхем 7, 14
используются для подачи на микросхему
питания +5 В.

Выводы питания на принципиальных схемах
обычно не обозначаются и подразумеваются
по умолчанию. Питание подается одновременно
на все 4 логических элемента микросхемы,
хотя в конкретной схеме могут быть
задействованы не все из них.

Рис. 2. Интегральные микросхемы

К555ЛА3 и К555ЛЕ1

На рис.3 приводятся условные обозначения
ряда других простейших микросхем средней
степени интеграции. Номера выводов
микросхем не приводятся (их можно найти
в справочниках по интегральным
микросхемам):

Рис. 3. Простейшие интегральные микросхемы

studfiles.net

Универсальные логические элементы

Универсальные
логические элементы могут использоваться
для выполнения разнообразных операций
над своими входными данными. Конкретная
операция зависит от того, какие сигналы
поданы на управляющие входы. Чтобы
синтезировать такой универсальный
логический элемент, обычно пользуются
СКНФ или СДНФ, как и в синтезе комбинационных
логических схем.

Тип
логики ТТЛ
(транзисторно-транзисторная
логика) определяет элементную базу, на
которой собран логический элемент, как
состоящую преимущественно из транзисторов,
причём транзисторы используются и на
входе, и на выходе логического элемента
(отсюда и название — транзисторно-транзисторная). 

Рассмотрим
электрические принципиальные схемы
логического элемента И-НЕ с n входами
– ТТЛ.

На
рисунках +U обозначает положительный
потенциал источника питания, а -U —
отрицательный.

Вызывает
некоторый интерес необычный транзистор
на входе и схема его включения. Такие
многоэмиттерные транзисторы всегда
используются на входах логических
элементов ТТЛ. Сам транзистор выполняет
логическую операцию И. При подаче на
один из входов напряжения логического
нуля, транзистор открывается и, таким
образом, на коллекторе устанавливается
напряжение логического 0. Напряжение
логической 1 будет на коллекторе только
тогда, когда на всех входах будет
напряжение логической 1. Подобный
транзистор можно рассматривать как
много n-p переходов, а соответственно,
как много диодов. 

Простейший
базовый элемент ТТЛ выполняет логическую
операцию И-НЕ, в принципе повторяет
структуру ДТЛ микросхем и
в то же время за счёт использования
многоэмиттерного транзистора, объединяет
свойства диода и транзисторного
усилителя что позволяет увеличить
быстродействие, снизить потребляемую
мощность и усовершенствовать технологию
изготовления микросхемы.

ТТЛ
получила широкое распространение
в компьютерах,
электронных музыкальных инструментах,
а также в контрольно-измерительной
аппаратуре и автоматике (КИПиА). Благодаря
широкому распространению ТТЛ входные
и выходные цепи электронного оборудования
часто выполняются совместимыми по
электрическим характеристикам с ТТЛ.
Максимальное напряжение в схемах с ТТЛ
может достигать 24В, однако это приводит
к большому уровню паразитного сигнала.
Достаточно малый уровень паразитного
сигнала при сохранении достаточной
эффективности достигается при напряжении
5В, поэтому данная цифра и вошла в
технический регламент ТТЛ.

Важность
ТТЛ заключается в том, что ТТЛ-микросхемы
оказались более пригодны для массового
производства и при этом превосходили
по параметрам ранее выпускавшиеся
серии микросхем (резисторно-транзисторная
и диодно-транзисторная логика).

В
ТТЛ схемах вместо параллельного
соединения диодов используется
многоэмиттерный транзистор. Физика
работы этого логического элемента не
отличается от работы диодного логического
элемента «2И». Высокий потенциал
на выходе многоэмиттерного транзистора
получается только в том случае, когда
на обоих входах логического элемента
(эмиттерах транзистора) присутствует
высокий потенциал (то есть нет эмиттерного
тока). Принципиальная схема базового
логического элемента ТТЛ микросхемы
приведена на рисунке 1.


Рисунок 1.
Принципиальная схема базового логичиского
элемента ТТЛ микросхемы

Умощняющий
усилитель, как и в диодно-транзисторном
элементе, инвертирует сигнал на выходе
схемы логического элемента. По такой
схеме выполнены базовые логические
элементы
 ТТЛ
микросхем серий 155, 131, 155 и 531. Схемы
«И-НЕ» в этих сериях микросхем
обычно имеет обозначение ЛА. Например,
схема К531ЛА3 содержит в одном корпусе
четыре логических элемента «2И-НЕ».
Таблица истинности, реализуемая этой
схемой, приведена в таблице 1, а
условно-графическое обозначение этих
логических элементов приведено на
рисунке 2.

 

Рисунок 2. Условно-графическое
обозначение
 логического
элемента «2И-НЕ»

Таблица 1.
Таблица истинности схемы, выполняющей
логическую функцию «2И-НЕ»

x1

x2

F

0

0

1

0

1

1

1

0

1

1

1

0

На
основе базового логического элемента
строится и инвертор. В этом случае на
входе схемы используется только один
диод. Схема ТТЛ инвертора приведена на
рисунке 3.

 
Рисунок 3.
Принципиальная схема инвертора ТТЛ
микросхемы

При
необходимости объединения нескольких
логических элементов «И» по схеме
«ИЛИ» (или при реализации логических
элементов «ИЛИ») транзисторы VT2
соединяются параллельно в точках «а»
и «б», показанных на рисунке 8,
а выходной каскад используется один.
В результате быстродействие такого,
достаточно сложного элемента, получается
точно таким же, как и у одиночного
логического элемента «2И-НЕ».
Принципиальная схема логического
элемента «2И-2ИЛИ-НЕ» приведена на
рисунке 4.

 
Рисунок 4.
Принципиальная схема ТТЛ микросхемы
«2И-2ИЛИ-НЕ»

Такие
соединения логических элементов широко
применяется при реализации
цифровых микросхем по произвольной
таблице истинности методом СДНФ
,
а условно-графическое
изображение
 элемента
«2И-2ИЛИ-НЕ» приведено на рисунке 5.
Такие логические элементы содержатся
в отечественных цифровых микросхемах
с обозначением ЛР.

 
Рисунок 5.
Условно-графическое обозначение
логического элемента «2И-2ИЛИ-НЕ»
ТТЛ микросхем

Схемы
«ИЛИ-НЕ» в отечественных ТТЛ сериях
микросхем средней интеграции имеет
обозначение ЛЕ. Например микросхема
К1531ЛЕ5 содержит в одном корпусе
четыре элемента
«2ИЛИ-НЕ»
.
Следует отметить, что в современных
микросхемах малой логики стараются в
одном корпусе разместить один, в крайнем
случае два логических элемента.

Так
как в современных схемах ТТЛ и в схемах
ДТЛ используется одинаковый выходной
усилитель, то и уровни логических
сигналов в этих схемах одинаковы.
Поэтому часто говорят, что это ТТЛ
микросхемы, не уточняя по какой схеме
выполнен входной каскад этих микросхем.
Тем самым подчеркивается отличие этих
микросхем от старых ДТЛ серий микросхем
с повышенным напряжением питания. Более
того! Появились КМОП
микросхемы
,
совместимые с ТТЛ микросхемами по
логическим уровням, например К1564
(иностранный аналог SN74HCT) или К1594
(иностранный аналог SN74АСT).

studfiles.net

Логические элементы

Логические элементы

Логические
элементы

Логическим элементом
называется электрическая схема,
выполняющая какую-либо логическую
операцию (операции) над входными
данными, заданными в виде уровней
напряжения, и возвращающая
результат операции в виде
выходного уровня напряжения. Так
как операнды логических операций
задаются в двоичной системе
счисления, то логический элемент
воспринимает входные данные в виде
высокого и низкого уровней
напряжения на своих входах.
Соответственно, высокий уровень
напряжения (напряжение логической
1) символизирует истинное значение
операнда, а низкий (напряжение
логического 0) — ложное. Значения
высокого и низкого уровней
напряжения определяются
электрическими параметрами схемы
логического элемента и одинаковы
как для входных, так и для выходных
сигналов. Обычно, логические
элементы собираются как отдельная
интегральная микросхема. К числу
логических операций, выполняемых
логическими элементами относятся
конъюнкция (логическое умножение,
И), дизъюнкция (логическое сложение,
ИЛИ), отрицание (НЕ) и сложение по
модулю 2 (исключающее ИЛИ).
Рассмотрим основные типы
логических элементов.

Элемент
И

Логический элемент И
выполняет операцию логического
умножения (конъюнкция) над своими
входными данными и имеет от 2 до 8
входов и один выход (как правило,
выпускаются элементы с двумя,
тремя, четырьмя и восемью входами).
На рис. 1. изображены условные
графические обозначения (УГО)
логических элементов И с двумя,
тремя и четырьмя входами
соответственно. Элементы И
обозначаются как NИ, где N —
количество входов логического
элемента (например, 2И, 3И, 8И и т.д.).

Рис. 1

 

Элемент
ИЛИ

Логический элемент ИЛИ
выполняет операцию логического
сложения (дизъюнкция) над своими
входными данными и, также как и
логический элемент И, имеет от 2 до 8
входов и один выход. На рис. 2.
изображены УГО логических
элементов ИЛИ с двумя, тремя и
четырьмя входами соответственно.
Элементы ИЛИ обозначаются также,
как и элементы И (2ИЛИ, 4ИЛИ и т.д.).

Рис. 2

 

Элемент
НЕ (инвертор)

Логический элемент НЕ
выполняет операцию логического
отрицания над своими входными
данными и имеет один вход и один
выход. Иногда его называют
инвертор, так как он инвертирует
входной сигнал. На рис. 3 изображено
УГО элемента НЕ.

Рис. 3

 

Элемент
И-НЕ

Логический элемент И-НЕ
выполняет операцию логического
умножения над своими входными
данными, а затем инвертирует
(отрицает) полученный результат и
выдаёт его на выход. Таким образом,
можно сказать, что логический
элемент И-НЕ — это элемент И с
инвертором на выходе. УГО элемента 3И-НЕ
приведено на рис. 4.

Рис. 4

 

Элемент
ИЛИ-НЕ

Логический элемент ИЛИ-НЕ
выполняет операцию логического
сложения над своими входными
данными, а затем инвертирует
(отрицает) полученный результат и
выдаёт его на выход. Таким образом,
можно сказать, что логический
элемент ИЛИ-НЕ — это элемент ИЛИ с
инвертором на выходе. УГО элемента 3ИЛИ-НЕ
приведено на рис. 5.

Рис. 5

 

Элемент
сложения по модулю 2

Этот логический элемент
выполняет логическую операцию
сложения по модулю 2 и, как правило,
имеет 2 входа и один выход. Такой
элемент, в основном, используется в
схемах аппаратного контроля. УГО
элемента приведено на рис. 6.

Рис. 6

 

Комбинационные
логические элементы

Существуют и более сложные
логические элементы, выполняющие
несколько логических операций над
своими входными данными. Например,
элемент 2И-ИЛИ, УГО и схема которого
приведено на рис. 7, сначала
выполняет операцию логического
умножения над парами операндов x1, x2
и x3, x4, а затем выполняет операцию
логического сложения над
полученными результатами, т.е. y = x1x2
+ x3x4. Можно придумать и более
сложные комбинационные логические
элементы, например 3-2И-ИЛИ-НЕ (рис. 8).

Рис. 7

 

Рис. 8

 

Универсальные
логические элементы

Универсальные логические
элементы могут использоваться для
выполнения разнообразных операций
над своими входными данными.
Конкретная операция зависит от
того, какие сигналы поданы на
управляющие входы. Чтобы
синтезировать такой универсальный
логический элемент, обычно
пользуются СКНФ или СДНФ, как и в
синтезе комбинационных логических
схем.

Электрические
принципиальные схемы логических
элементов

При рассмотрении
электрических принципиальных схем
логических элементов пользуются
термином тип логики. Тип логики
определяет элементную базу, на
которой собран логический элемент,
а также отражает некоторые
особенности отдельных элементов
этой элементной базы и
характеристики самого логического
элемента. Наиболее распространены
следующие типы логик: ТТЛ, ДТЛ, МОП,
КМОП, также существуют типы логик
ЭСЛ, РЕТЛ и некоторые другие. Тип
логики ТТЛ
(транзисторно-транзисторная
логика) определяет элементную базу,
на которой собран логический
элемент, как состоящую
преимущественно из транзисторов,
причём транзисторы используются и
на входе, и на выходе логического
элемента (отсюда и название —
транзисторно-транзисторная). Тип
логики ДТЛ (диодно-транзисторная
логика) определяет элементную базу
как состоящую преимущественно из
транзисторов и диодов (диоды на
входе, транзисторы — на выходе). Типы
логик МОП
(металл-оксид-полупроводник) и КМОП
определяет элементную базу как
состоящую из транзисторов МДП
(металл-диэлектрик-полупроводник),
причём микросхемы этого типа имеют
очень низкую потребляемую
мощность, засчёт особенностей МДП
транзисторов оперировать малыми
токами и имеющими очень малый ток
утечки.

Рассмотрим электрические
принципиальные схемы логического
элемента И-НЕ с n входами — ДТЛ (рис. 9)
и логического элемента И-НЕ с n
входами — ТТЛ (рис. 10).

Рис. 9

 

Рис. 10

На рисунках +U обозначает
положительный потенциал источника
питания, а -U — отрицательный.

Рассмотрим сначала работу
схемы на рис. 9. Если к одному из
входных диодов приложено
напряжение логического 0, то этот
диод открыт и на базу транзистора
подаётся напряжение логического 0.
Транзистор закрывается и на выходе y
устанавливается напряжение
логической 1. Только когда ко всем
входным диодам будет приложено
напряжение логической 1 транзистор
откроется и на выходе установится
напряжение логического 0.
Оставшиеся каскады на транзисторах
выполняют функцию усиления сигнала
и инвертирования. При подаче на
вход второго транзистора
напряжения логического 0, он
закроется, подключив базы
транзисторов оконечного каскада
через резисторы к плюсу и к минусу
источника питания. Один из
транзисторов оконечного каскада
откроется, а другой — закроется и на
выходе установится напряжение
логической 1. При подаче на второй
транзистор напряжения логической 1,
он откроется. Теперь открытый и
закрытый транзисторы оконечного
каскада поменяются местами и на
выходе установится напряжение
логического 0.

Теперь рассмотрим работу
схемы на рис. 10. Вызывает некоторый
интерес необычный транзистор на
входе и схема его включения. Такие
многоэмиттерные транзисторы
всегда используются на входах
логических элементов ТТЛ. Сам
транзистор выполняет логическую
операцию И. При подаче на один из
входов напряжения логического
нуля, транзистор открывается и,
таким образом, на коллекторе
устанавливается напряжение
логического 0. Напряжение
логической 1 будет на коллекторе
только тогда, когда на всех входах
будет напряжение логической 1.
Подобный транзистор можно
рассматривать как много n-p
переходов, а соответственно, как
много диодов. Таким образом такое
включение транзистора в цепь
эквивалентно диодной сборке на
входе логического элемента И на
рис. 9.

Применение
логических элементов

Логические элементы могут
использоваться как
самостоятельные части схемы, так и
входить в состав более сложной
цифровой комбинационной схемы или
схемы с памятью. Как
самостоятельные части схемы,
логические элементы могут
применяться в качестве управляющей
логики какого-либо устройства, а
также в качестве генератора
прямоугольных импульсов с
подключённой ёмкостью или
кварцевым резонатором. В качестве
комбинационных схем логические
элементы используются в составе
микросхем БИС и СБИС, а также в
дешифраторах и шифраторах,
выполненных в виде отдельных
микросхем. Также, логические
элементы могут входить в состав
схем с памятью (триггеры, регистры,
счётчики и т.д.), выполненных в виде
отдельной микросхемы или в составе
других микросхем.

shackmaster.narod.ru

Лекции стр9.»Цифровая схемотехника»

Лекции стр9.»Цифровая схемотехника»


Обозначение Л.Э- условно — графическое обозначение. УГО по ГОСТ 2.743-91 «Обозначения условные графические в схемах. Элементы цифровой техники.»

b>2a

a=2.5,5,7.5…мм

 

 

 

 



           
Элемент с инверсией         
 

Инвертор


Повторитель


ИЛИ


И


ИЛИ-НЕ


И-НЕ

Пример:

ИМС как правило состоит из нескольких Л.Э – секций. На ИМС  обозначают цоколевку – нумерация выводов ножек микросхем. По степени интеграции м.б. от 1 до 6 одинаковых Л.Э. в одной ИМС .


Работу, выполняемую Л.Э. м. описать временной диаграммой : ИЛИ-НЕ 



a

b

f

0

0

1

1

0

1

0

1

1

0

0

0


 

Синтез логических устройств в заданном базисе осуществляется :

1.Двойное инвертирование всего выражения или его части;

2.Применением теорем Де-Моргана над всем выражением или его частями

Предварительно функция д.б. минимизирована.

Пример:

Таблица истинности                         



х1

х2

х3

х4

f

0

0

0

0

0

0

0

0

1

1

1

1

1

1

1

1

0

0

0

0

1

1

1

1

0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

0

1

1

0

0

0

1

1

1

0

0

1

1

0

1

карта Карно:

Синтез в базисе И-НЕ:

Минимальная ДНФ функция:

f=x1Vx2x3x4Vx3=

Синтез  в базисе ИЛИ-НЕ:

Минимальная КНФ функция:

f=

при записи КНФ по таблице истинности или карте Карно в алгебраической форме значения переменных записываем наоборот – инвертируем их.

  
Здесь мы встречаемся с явлением положительной и отрицательной логики.

  
В положительной логике сигнал лог.1 отображается более высоким уровнем U , чем сигнал лог.0. В отрицательной логике наоборот.

  
Для перевода из одной логики в другую используем преобразования Де-Моргана.

Пример:

Выражения и  равны между собой, т.е. описывают один элемент, однако при разных соглашениях логики.


При построении схем  реальных логических устройств часто бывает задан не только тип Л.Э, но и число входов. При этом может возникнуть одна из ситуаций.

I. Число входов Л.Э. больше требуемого.

Для рассмотрения этого вопроса введем понятие активного и пассивного логических уровней.

Активный логический уровень – такое значение входной переменной , которое однозначно определяет выходной сигнал Л.Э.

Обобщенная таблица истинности основных логических операций






x1

x0

x1x0

x1Vx0

0

0

0

0

1

1

0

1

0

1

1

0

1

0

0

1

1

0

1

1

1

1

0

0

                                      0-акт.              1-акт.              0-акт.              1-акт.

                                     
1-пассив.       0-пассив.       1-пассив.       0-пассив.

1.Безразлично сколько пассивных и активных уровней присутствует на входах.

2.Важен факт наличия или отсутствия на входах хотя бы одного активного логического уровня. Отсюда следует, что  надо подавать на неиспользуемые входы пассивный уровень.

2И-НЕ


2ИЛИ-НЕ



2 ИЛИ

Прием 1:

Согласно теореме булевой алгебры
 , т.е. на входы можно подать один логический сигнал.

Прием 2:

Избыточный вход может быть оставлен свободным, что крайне не желательно для низкого влияния наводимых помех.

  
Если рассмотреть два вышеперечисленных рациональных способов подключения избыточного входа, то более предпочтительно подключение пассивного логического уровня, что сохраняет быстродействие микросхемы.

II. Число входов Л.Э. меньше требуемого.

а)  Рассмотрим наиболее простой способ:


б) может оказаться в логическом выражении несколько членов с числом букв, превосходящих число входов элемента.

Пример:

Дана функция. Надо реализовать на 2-х входовых л.э.И-НЕ:

  1. Сгруппируем 2 последних члена
  2. Применим двойную инверсию
  3. Преобразование по Де-Моргану

 

Выводы ИМС ТТЛ объединять нельзя.

Эквивалентная схема – представление простыми Л.Э. внутренней структуры более сложной ИМС.

Доказательство полноты базиса:

Для доказательства функциональной полноты логического элемента достаточно реализовать на совокупности таких же элементов устройство, реализующее функцию «И-НЕ», либо функцию «ИЛИ-НЕ», либо систему функций «И,НЕ», либо систему функций «ИЛИ,НЕ».

Если при реализации указанных логических устройств потребовалось использовать константу логического нуля или логической единицы, то в этом случае будем считать, что проверяемый или исследуемый элемент функционально полный, поскольку при технической реализации функций логических «0 и 1» не требуется дополнительных аппаратных затрат.

1 способ: Формально по 5 свойствам

2 способ: реализация функции И, ИЛИ, НЕ

НЕ


И

Вернутся к содержанию..

Используются технологии uCoz

course-cst.narod.ru

ЛОГИЧЕСКИЙ ЭЛЕМЕНТ «2ИЛИ-НЕ». ЭЛЕМЕНТ ПИРСА



Поиск Лекций





Данный логический элемент является инверсией результата логического сложения и описывается логическим уравнением На рис. 11.6, а и б представлена схема построения элемента, его условное обозначение. При включении любого выключателя происходит шунтирование нагрузки (лампочки), которая в момент включения гаснет. На основании логического уравнения легко доказать, что данный элемент осуществляет логическое отрицание результата логического сложения. Данный элемент носит название элемента Пирса и применяется для построения интегральных триггеров в качестве коммутатора логических сигналов.

Обозначение его на зарубежных схемах NOR.

 

11.7. СЛОЖНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ «2Х2И-2ИЛИ-НЕ»

 

Данный логический элемент является комбинацией простых логических элементов, которыми реализуется сложная логическая функция с 4 входами и одним выходом рис. 11.7.

Реализация сложного логического элемента на простых элементах показана на рис. 11.7 а. Условное обозначение элемента на схемах показано на рис. 11.7, б. Таблица истинности (рис.11.7, в) имеет незаконченный вид для самостоятельной работы. Ее следует заполнить самостоятельно (рис. 11.7, г).

Такой сложный логический элемент описывается следующим логическим уравнением:

Получить таблицу истинности можно, анализируя работу простых элементов описанных выше.

На практике можно встретить и другие комбинации логических элементов, реализующие сложные функции, но приведенные выше логические элементы наиболее часто встречаются в цифровых схемах и являются базовыми для построения сложных логических схем.

 

12. ИНТЕГРАЛЬНЫЕ ТРИГГЕРЫ

 

12.1. ОБЩИЕ ВОПРОСЫ

 

В вычислительной технике особая роль отводится элементам памяти, т.е. элементам, способным хранить информацию. Для построения схем памяти можно применить простые и сложные логические элементы, которые способны запоминать введенную в них информацию при определенной схеме их включения. Активными логическими уровнями для элемента ИЛИ-НЕ является логическая единица, а для элемента И-НЕ – логический ноль.

Такие логические уровни, которые, действуя на одном из входов элемента, однозначно задают логический уровень, на его выходе независимо от уровней на других входах называются активными логическими уровнями. Уровни, обратные активным, называются пассивными уровнями. Определенная схема включения простых элементов с содержанием обратных связей способна хранить информацию. Такая схема называется триггером.

Триггер (от англ. Trigger ) – спусковой крючок.



Триггеры имеют два выхода, один из которых называется прямым Q, а второй инверсным . Состояние обоих выходов триггера всегда противофазно т.е. если на одном из выходов логический ноль, то на втором выходе единица или наоборот.

Триггеры снабжаются различными типами входов, которые приведены ниже.

R — (от англ. RESET) –раздельный вход установки прямого выхода триггера в состояние 0.

S — (от англ. SET) –раздельный вход установки выхода триггера в состояние 1.

К – вход установки выхода универсального триггера в состояние 0.

J — вход установки универсального выхода триггера в состояние 1

Т — счетный вход.

D — (от англ. DELAY) информационный вход установки выхода триггера в состояние, соответствующее уровню на этом входе.

С — исполнительный управляющий (синхронизирующий) вход.

V — разрешающий, управляющий вход.

По характеру реакции на входные сигналы триггеры делятся на 2 типа:

асинхронные и синхронные.

 

12.2. АСИНХРОННЫЙ RS – ТРИГГЕР С ПРЯМЫМИ ВХОДАМИ

В современной электронике широкое распространение получили интегральные триггеры, особенностью которых является совмещение в одном корпусе интегральной микросхемы нескольких логических элементов рис. 12.1, а.

Рассмотрим работу интегрального триггера, построенного на логических элементах 2ИЛИ-НЕ (рис. 12.1).

 
 

Пусть на входах S и R действуют пассивные для логического элемента ИЛИ-НЕ уровни логического 0, которые не влияют на состояние триггера. Пусть в состоянии нуля находится выход Q и в состоянии единицы выход . При подаче на вход S логической единицы произойдет опрокидывание элемента на противоположное состояние, т.е. в состояние логического нуля, тогда на входах второго элемента окажутся два логических нуля, которые переведут этот триггер в состояние логической единицы. Триггер опрокинется и состояния его выходов окажутся противоположными предыдущему т.е. Q =1 и


Значок «П» означает предыдущее состояние. Значок (´) означает запрещенную комбинацию входных переменных для данного типа триггера. Логическая функция выходного сигнала может быть записана Эта функция описывает элемент памяти, коим и является триггер.

Для записи логического нуля на выход Q необходимо на вход R подать логическую единицу.

При комбинации триггер переходит в неопределенное состояние, и состояние выхода может оказаться произвольным после прекращения одновременной подачи логических единиц на вход триггера.

 

 

12.3. АСИНХРОННЫЙ RS –ТИРГГЕР С ИНВЕРСНЫМИ ВХОДАМИ

 
 

Данный тип триггера строится на базовых логических элементах И-НЕ, активными уровнями которого являются логические нули. Для того, чтобы активными были, как и в предыдущем случае, входные сигналы и , будем считать, что на входы подаются инверсии и . При подаче активного уровня ( ) на выходах первого триггера установиться уровень , на выходе второго элемента =0 и триггер оказывается установленным в состояние логической единицы. При подаче активного уровня ( ) триггер установится в состояние логического нуля, как и в случае триггера с прямыми входами. Одновременная подача активных уровней (логического нуля) на оба входа запрещена из-за непредсказуемости выходного состояния. Диаграмма состояний и таблица истинности приведены ниже на рис. 12.2, г.

В данном триггере активными уровнями являются логические нули, в то время как в предыдущем триггере активными уровнями были логические единицы. Логическая функция выходного сигнала может быть записана Функция имеет признаки элемента памяти, которым и является триггер.

 

12.4. СИНХРОННЫЙ ОДНОТАКТНЫЙ RS–ТРИГГЕР

Синхронным считают такой триггер, запись информации в который производится с разрешения синхроимпульса по входу С (рис. 12.3.) Существуют синхронные RS–триггеры в которых активные уровни – логические единицы, но можно управлять этим триггером и как асинхронным RS–триггером с инверсными входами (рис.12.3, б).

Диаграмма состояний такого триггера изображена на рис 12.3, в.

Шины триггера с инверсными входами (показаны пунктиром на рис 12.3, а).

 
 

Синхронный RS-триггер можно построить по несколько иной схеме. Основной RS-триггер (рис. 12.3, а) построен на элементах 2И-НЕ, но можно установить схему на элементах 2ИЛИ-НЕ, но входные элементы 2И-НЕ следует заменить на элементы 2И. Диаграмма состояний и таблица истинности в обоих схемах одинаковы.

 

12.5. ДВУХТАКТНЫЙ RS – ТРИГГЕР


Надежность и устойчивость работы триггера возможна в том случае, если информация, занесенная в триггер, будет записана дважды, т.е. в два триггера. На рис. 12.4. показана схема двухтактного RS– триггера. Реализовать такой триггер на простых элементах можно, сформировав два RS–триггера. Связь между триггерами осуществляется через прямые и инверсные выходы. Тактовые входы триггеров связаны между собой через инвертор, который позволяет в первый такт записать информацию в первый триггер, а затем перезаписать ее во второй.

Двухтактный триггер строится на двух интегральных синхронных RS–триггерах, схема которых приведена на рис 12.5.

С приходом синхроимпульса на вход С первого триггера информация записывается в первый триггер. При наличии синхроимпульса (логической единицы) на первом входе на выходе логического элемента НЕ — логический ноль, т.е. во второй триггер информация не записывается. При спаде синхроимпульса на первом входе (с логической единицы на логический ноль) на выходе логического элемента НЕ (на синхровходе второго триггера) появляется логическая единица. Выходы первого триггера подключены ко входу второго триггера, поэтому информация с первого триггера перезапишется во второй. Запись информации на входе двухтактного триггера запишется на его выход в два этапа. На рис 12.3, б. представлена диаграмма состояний двухтактного синхронного RS–триггера. Синхровход первого триггера на диаграмме состояний обозначен С1, а прямой выход первого триггера обозначен Q1. Выход первого триггера является входом второго триггера S.

Диаграмма состояний синхровхода второго триггера обозначена С2 и диаграмма состояний прямого выхода второго триггера обозначена Q2.

12.6. D — ТРИГГЕРЫ

D

 

 

D-триггеры применяются для приема информации по одному входу, который называется информационным. D – триггеры осуществляют задержку записи информации на выход триггера (от англ. Delay – задержка) рис. 12.6.

Реализовать функцию задержки записи информации и притом только с одного входа с разрешения синхроимпульса можно с использованием асинхронного RS-триггера рис. 12.6.

D – триггер можно сформировать и на основе синхронного RS–триггера (рис. 12.7.). Для исключения запрещенной комбинации введен инвертор.

Диаграммы состояний обоих D–триггеров выглядят одинаково Вход D является информационным, связанным с входом S синхронного RS–триггера. Инвертор, включенный между входами S и R позволяет избежать запрещенной комбинации .

При подаче на синхровход С логической единицы RS–триггер запишет на выход то, что в данный момент поступает на информационный вход.

При логической единице на информационном входе на выход запишется логическая единица, а при логическом нуле — на вход R поступает логическая единица через инвертор и на выход Q запишется логический ноль.

 

12.7. ДВУХТАКТНЫЙ D -ТРИГГЕР

 


Строится на основе двух D–триггеров, имеющих противофазную связь через элемент НЕ по входам синхронизации (рис. 12.8). Запись информации во второй триггер происходит после окончания синхроимпульса.

 

12.8. DV — ТРИГГЕР

 
 

DV-триггер кроме входа синхронизации имеет вход разрешения синхронизации – V. Схема простейшего варианта DV–триггера представлена на рис.12.9. Логический элемент И разрешает прохождение синхроимпульсов на вход триггера. Внимательное изучение диаграммы состояний позволяет сделать заключение – триггер переключается не только с разрешения синхронизирующего входа, но и работает с разрешения входа V.

12.9. ДВУХТАКТНЫЙ DV — ТРИГГЕР


Схема такого триггера представлена на основе двухтактного синхронного RS–триггера рис. 12.10. Диаграмма состояний этого триггера может быть построена по уже известным диаграммам синхронного триггера — логического элемента И и инвертора НЕ.

 

12.10. СТАИЧЕСКИЕ И ДИНАМИЧЕСКИЕ ТРИГГЕРЫ

Если с приходом синхроимпульса опрокидывание триггера происходит в момент появления фронта, то такой триггер называется динамичсеким. Известно, что активными уровнями синхроимпульса могут быть как логические единицы так и логические нули. Для того, чтобы отличать эти триггеры друг от друга вводятся следующие обозначения рис.12.11.

 

В случае рис. 12.11, б на синхровходе C D–триггера всегда находится логическая единица и момент ее спада является сигналом синхронизации для управления работой D -триггера.

Триггеры, не имеющие на синхровходе наклонной черты, являются статическими и опрокидывание таких триггеров происходит после окончания синхроимпульса.

 

12.11. Т – ТРИГГЕРЫ

 

Т–триггеры называют делителями на 2 или счетными триггерами. Существует несколько схем Т– триггеров. Работу некоторых из них мы рассмотрим.

Т–триггер имеет один вход, называемый счетным. Работа такого триггера основана на перезаписи информации в триггер, которая становится инверсной по отношению к той, которая была записана в предыдущем случае. Рассмотрим работу Т–триггера на основе схемы рис. 12.12, а.

 
 

Пусть на выходе Q находился логический ноль, тогда на инверсном выходе находилась логическая единица, которая передается на вход S и с приходом синхроимпульса триггер опрокинется и запишет на выход Q логическую единицу.

После опрокидывания триггера логическая единица окажется на входе R, который соединен перемычкой с выходом Q. С приходом синхроимпульса триггер опрокинется в состояние инверсное предыдущему. Работа D–триггера в режиме счетного триггера почти не отличается от работы синхронного RS–триггера. Информационный вход D соединен с инверсным выходом Q триггера. Такая коммутация приводит к тому, что информационном входе D–триггера всегда находится состоянии, инверсном выходному состоянию триггера на данный момент времени. Если на прямом выходе триггера логический ноль то на информационном входе логическая единица, взятая с инверсного выхода. С приходом синхроимпульса триггер опрокинется и запишет на прямой выход логический ноль, а на входе D появиться логическая единица для последующей ее записи в триггер. Диаграмма состояний такого триггера показана на рис. 12.15, в.

 

 

12.12. ДВУХТАКТНЫЕ Т – ТРИГГЕРЫ

 
 

Такие триггеры строятся на основе двух однотактных триггеров, в которых запись информации происходит в первый триггер, а затем перезапись информации во второй триггер рис. 12.13.

 

12.13. -ТРИГГЕРЫ

JK-триггер считают универсальным. На его основе можно построить любой из выше перечисленных триггеров. Структура такого триггера приведена на рис. 12.14 из которого следует, что состояние Q, в котором устанавливается триггер, определяется не только уровнями на информационных входах J и K, но и предыдущим состоянием . Это обстоятельство позволяет построить триггер с применением двух RS-триггеров. Один из триггеров хранит предыдущее состояние Q0. Снимаемые с его выхода уровни Q и совместно с информационными сигналами входов J и К используются для формирования состояния Q во втором RS-триггере.

Из рис. 12.14, а видно, что два RS-триггера с элементами И на входе образуют синхронные RS-триггеры. При уровне триггер Т1 не реагирует на входные сигналы входов J и К. На синхронизирующий вход второго триггера подается логическая единица, и триггеру Т2 передается состояние первого триггера. Состояния обоих триггеров совпадают.

При на синхронизирующий вход второго триггера через инвертор подается 0 и логическая связь между триггерами прекращается. На первом триггере остается предыдущее состояние.


Инверсные входы R и S возможны при построении второго асинхронного RS–триггера на элементах И-НЕ.

Универсальный JK-триггер можно построить и на совер шенно иной элементной базе, при этом управление таким триггером будет осуществляться не логическими единицами а логическими нулями, являющимися для данного триггера активными уровнями.

Разнообразие триггеров очень велико. Это могут быть комбинированные триггеры, собранные на базе одной интегральной микросхемы или состоящие из разнотипных триггеров.

Могут быть собраны триггеры и с различным активными уровнями управления – логическими единицами или нулями. JK-триггеры могут быть и двухтактными.

На рис. 12.16 приведены схемы, по которым может быть реализован любой тип триггера на основе универсального JK-триггера. Рассмотрим вариант использования двухтактного JK-триггера в качестве различных типов других триггеров:

а) D-триггер, б) синхронный Т-триггер, в) асинхронный Т-триггер, д) синхронный RS-триггер, г) – асинхронный RS-триггер с инверсными входами. Функцию переходов JK-триггера можно представить в виде логических Булевых функций

Отсюда следует, что JK-триггер не имеет запрещенных комбинаций входа .

При , т.е. при запрещенных комбинациях входных переменных, триггер переходит в состояние противоположное предыдущему.

Многообразие интегральных триггеров позволяет формировать схемы со сложными функциями. Учитывая то, что любой интегральный триггер является элементом памяти, можно построить схемы быстродействующей – оперативной памяти.

Для управления работой объектов регулирования можно построить такие схемы, на основе которых объект будет управляться по заданной программе.

В дальнейшем будет рассмотрен вопрос применения интегральных триггеров в организации различных видов памяти.

В разделе «Интегральные триггеры» мы рассмотрели работу различных простых и комбинированных триггеров. Несмотря на универсальность JK-триггеров они не так популярны как другие триггеры. Наиболее часто применяются D-триггеры, не имеющие запрещенных комбинаций входов. Часто применяются комбинированные интегральные триггеры содержащие D-триггер и асинхронный RS-триггер. Сложность применения JK-триггеров в том, что они имеют много комбинаций входных сигналов. Зачастую не все комбинации этих сигналов можно предусмотреть при работе триггера.

 








poisk-ru.ru