Делители частоты – Делитель — частота — Большая Энциклопедия Нефти и Газа, статья, страница 1

58. Определение делительной частоты. Синтез делителей частоты

Делитель
частоты

устройство, которое при подаче на его
вход периодической последовательности
импульсов формирует на выходе такую же
последовательность, но имеющую частоту
повторения им­пульсов, в некоторое
число раз меньшую, чем частота импульсов
вход­ной последовательности [1, 7].

Отличие
делителей частоты от счетчиков состоит
в следующем. В счетчике каждая комбинация
состояний триггеров определяет в
некото­рой системе счисления число
импульсов, поступивших к данному мо­менту
времени. В делителе частоты последовательность
состояний может быть выбрана произвольной,
важно лишь обеспечить заданный период
цикла N.
Последовательность
состояний выбирается из сообра­жений
обеспечения при заданном N
наибольшей
простоты межтриггерных связей. Эти
связи должны выполняться непосредственным
соединением выходов одних триггеров
со входами других без логичес­ких
элементов. Счетчик, имеющий то же значение
N,
может
исполнять роль делителя частоты, однако
следует иметь в виду, что такое решение
будет неэкономичным.

Рассмотрим
схемы делителей частоты с различными
коэффициента­ми деления N
[1,
7].

Пример
5.10
.
Построить делитель частоты с коэффициентом
деления
.

Решение.
Схема
делителя приведена на рис. 5.29. Период
импульсной последова­тельности
на выходе триггера оказывается вдвое
больше перио­да следования импульсов
на входе. Следовательно,,
т.е. частота следования импульсов на
выходе в два раза ниже, чем на входе.

Пример
5.11
.
Построить делители частоты с коэффициентами
деления
и.

Решение.
На рис.
5.29, б показано последовательное соединение
делителей частоты с коэффициентом
деления, равным двум, при котором выход
каждого из делителей подключен к входу
следующего. На выходе каждого делителя
частота следования импульсов вдвое
ниже, чем на входе. При
каскадах подобного деления частота
выходной последовательности окажется
равной.

Подключение
дополнительного JK-триггера
(рис. 5.29, б) к счетчику с модулем счета

позволяет получить счетчик с модулем
счета
.

Рис.
5.29. Схемы делителей частоты с коэффициентами

(а),

и
(б)

59.
Синтез делителей частоты с

и
.

Пример
5.11
.
Построить делители частоты с коэффициентами
деления
и.

Решение.
Счетчик
с перио­дом цикла

(рис. 5.32, а) имеет
простейшие межтриггерные связи без
логических элементов. Этот счетчик
может одновременно служить и делителем
частоты с коэффициентом
.

Схема
делителя с

и
его временная диаграмма работы приведены
на рис. 5.30, таблица состоя­ний – в
табл. 5.15.

Таблица
5.15

Таблица
состояний делителя частоты с коэффициентом
деления

№ сост.

0

0

0

0

0

0

1

1

0

0

1

0

1

1

2

0

1

1

1

1

0

3

1

1

0

1

0

0

4

1

0

0

0

0

0

5

0

0

0

0

0

1

6

0

0

1

0

1

1

Как
видно из временной диаграммы, на выходах
триггеров всегда образуется
последовательность импульсов с частотой
в пять раз более низкой, чем частота
импульсов на входе делителя.

Рис.
5.30. Схема делителя частоты с коэффициентом
деления

(а) и его временные диаграммы (б)

Каскадные
делители частоты
.
В
тех случаях, когда коэффициент деления
не является простым числом и может быть
представлен про­изведением вида,
схема
делителя строится в виде каскадного
соединения делителей, имеющих коэффициенты
деления
,,,
…,
(рис.
5.31).

Примером
такого каскадного построения делителей
является рас­смотренный ранее делитель
с коэффициентом
.

Рис.
5.31. Каскадный делитель частоты

studfiles.net

8. Деление частоты

Деление частоты

Наиболее часто для этого используют счетчики, хотя можно разделить частоту с помощью ждущего мультивибратора, ограничив число проходящих на выход импульсов. Пример такой схемы показан на рис. 1.60. Как только импульс входной частоты поступает на выход 5, ждущий мультивибратор D1.1, D1.3 запирает элемент D1.2 на время, определяемое резистором R1. Когда ждущий мультивибратор возвращается в исходное состояние, на выход поступает следующий импульс и цикл возобновляется. Схему можно усовершенствовать, заменив потенциометр полевым транзистором, что позволит управлять коэффициентом деления с помощью напряжения.

Рис. 1.60 Делитель частоты с использованием ждущего мультивибратора

Делитель на 2 можно собрать из простейших ЛЭ, рис. 1.61. Схемы делителей без использования RC-цепей имеют лучшую помехоустойчивость и болееширокий диапазон входной частоты сигнала. Основным элементом всех счетчиков является триггер с так называемым счетным входом, рис. 1.62. Таблица 1.4

Таблица 1.4

Сигналы на входах

Состояние выхода

С

D

S

R

Q

NOT Q

х

х

0

1

0

1

х

х

1

0

1

0

_/

0

0

0

0

1

_/

1

0

0

1

0

\_

х

0

0

Q

NOT Q

 

Рис. 1.62. Делитель частоты на 2

Рис. 1.63. Делитель на 3

Рис. 1.64. а) Делитель на 10 на RS-триггерах; б) делитель на 10 на JK-триггерах

поясняет логику работы триггера 561ТМ2 в зависимости от управляющих сигналов (х — безразлично состояние на данном входе; состояние, когда на входах S и R микросхемы одновременно действует лог. «1», является запрещенным).

Комбинационное включение триггеров позволяет получать счетчик с нужным коэффициентом деления входной частоты. На рис. 1.63…1.65 приведены примеры включения элементов микросхем для получения деления на 2, 3, 6, 10 и 60.

Промышленность выпускает универсальные счетчики, которые в зависимости от управляющих сигналов могут переключаться по переднему или заднему фронту входного сигнала, а также менять направление счета (сложение или вычитание). В качестве примера приведена диаграмма работы двоичного четырехразрядного реверсивного счетчика на микросхеме 561ИЕ11, рис. 1.66.

Таблица истинности (табл. 1.5) поясняет назначение управляющих сигналов и логику управления микросхемой (1 — лог. «1»; 0 — лог. «0»; х — состояние безразлично, т. е. 0 или 1). Счетчик предусматривает возможность загрузить по входам D1, D2, D4, D8 параллельный код.

Рис. 1 65. Схема делителя на 60

Таблица 1.5

Вход
переноса
РО

Сложение,
вычитание
+-1

Разрешен.
установки
V

Установка
нуля
R

Действие

1

х

0

0

нет счета

0

1

0

0

работа на сложение

0

0

0

0

работа на вычитание

х

х

1

0

установка по парал. вх.

х

х

х

1

установка нуля

 

Для получения нужного коэффициента деления можно использовать микросхемы двоичных счетчиков, соединяя соответствующие выходы с помощью ЛЭ, рис. 1.67, или же применить счетчик с программируемым
коэффициентом деления 564ИЕ15, см. рис. 1.26.

Рис. 1. 66. а) Универсальный реверсивный счетчик,
б) диаграмма напряжении микросхемы


Pис 1.67. Делитель на 1000

 

lib.qrz.ru

Делитель частоты — Физическая энциклопедия

ДЕЛИТЕЛЬ ЧАСТОТЫ
— электронное устройство, уменьшающее в целое число раз частоту подводимых к
нему периодич. колебаний. Д. ч. используют в синтезаторах частоты, кварцевых
и атомных часах, электронных частотомерах, системах фазовой автоподстройки частоты
и пр. Для целения частоты применяют электронные счётчики (см. Триггер), параметрич. генераторы, синхронизацию генераторов и др., для деления НЧ
— электронные счётчики, к-рые могут иметь практически любой коэф. деления и
работать в полосе частот от нулевой до своей предельной частоты, для деления
ВЧ и СВЧ — параметрич. генераторы. Синхронизацию генераторов с использованием
явления захватывания частоты осуществляют в разл. диапазонах для преобразования
сигналов малого уровня. В НЧ-диапазонах для этого обычно используют релаксационные
генераторы
, в ВЧ- и СВЧ-диапазонах — генераторы синусоидальных колебаний.
Возможна синхронизация генератора, находящегося в режиме самовозбуждения или
невозбуждённого генератора.

Принцип работы такого регенеративного
Д. ч. можно пояснить при помощи функциональной схемы (рис.). Для осуществления
деления на п схема должна содержать умножитель частоты с кратностью п-1,
смеситель и усилитель, компенсирующий потери преобразования в умножителе и смесителе.
Если в цепи обратной связи на выходе усилителя возникли колебания с частотой
f, то после преобразования в умножителе частота колебаний равна (п-1)f.
На выходе смесителя входной сигнал и сигнал умноженной частоты дадут
колебание с частотой fвх-(n-l)f. Очевидно, что в стационарном
режиме в цепи обратной связи колебания существуют только при выполнении след.
равенства: f=fвx(n-1)f, откуда f=fвх/n. Если умножитель и смеситель наряду с преобразованием сигнала обеспечивают
прохождение по цепи обратной связи непреобразованного сигнала, а параметры обратной
связи для прямого прохождения таковы, что генератор самовозбуждается, то устройство
в отсутствие входного сигнала
переходит в автоколебат. режим. Подача входного сигнала соответствующей частоты
приводит к захвату и синхронизации автоколебаний. Если непреобразованный сигнал
не проходит или условия самовозбуждения генератора не выполняются, то в Д. ч.
без входного сигнала колебания отсутствуют.

Лит.: Pизкин И.
X., Умножители и делители частоты, 2 изд., M., 1976: Демьянченко А. Г., Синхронизация
генераторов гармонических колебаний, M., 1976.

A. M. Георгиевский.

   
  Предметный указатель 
    >>   

www.femto.com.ua

Делители частоты — Цифровая схемотехника

 Делители частоты

 

Схемотехника построения делителей частоты на ТТЛ и КМОП практически ничем не отличается (единственным отличием может быть существование того или иного счетчика в каждой из серий).
Таким образом схемы, приведенные в статье, могут быть использованы для построения делителей как на КМОП, так и на ТТЛ логике.

 

Проще и нагляднее всего реализовать делитель частоты с помощью счетных триггеров (D-триггеров). Именно такие триггеры являются основой для построения счетчиков. Они работают в
широком диапазоне частот (от 0 до граничной частоты переключения элементов серии), достаточно помехоустойчивы, не требуют дополнительных навесных элементов и просты в повторении.
Еще один вариант – использование в качестве делителя JK-триггер. Поскольку такой триггер поистине универсальный, его несложно включить в счетном режиме. Ниже представлено две
схемы-делителя на 2. Один из них собран  на счетном триггере (1 элемент микросхемы ТМ2), второй на JK-триггере (рис.1).

 Рис.1. Делитель на  D и JK триггере

 Соединив несколько делителей на 2 можно получить линейку  с выходными частотами f/2, f/4, f/8, f/16 (выходы Q1, Q2, Q3, Q4 соответственно (рис.2).

Рис.2

Поскольку в одном корпусе ТМ2 находится 2 D-триггера, то на одной микросхеме несложно собрать делитель частоты на 3 (рис.3).

 

 Рис.3

Для построения делителя на 5 на JK-триггерах в схему придется добавить логический элемент  2И-НЕ (рис.4).

 

 Рис.4

Еще один корпус ТМ2 понадобится чтобы построить делитель частоты на 10 (рис.5).

 

 Рис.5

Для большего коэффициента деления удобнее использовать микросхемы счетчиков:

 Делитель на 60

 

Делитель на 1000 

 

Особый интерес представляет микросхема серии ТТЛ – К155ИЕ2. Состоит она из двух блоков — делителя на 2 (вход С1) и делителя на 5. При соединении выхода первого делителя с входом
второго, легко получить делитель на 10 (рис.6 а). Еще один полезный узел микросхемы — 2 входа сброса, соединенных по «И» (выводы 2,3). Благодаря этому узлу и выводов выхода с
каждого тригера счетчика (выводы 12,9,8,11) несложно собрать делитель с числом от 2 до 10 без использования дополнительных элементов. Для примера на рисунке 6б изображен делитель
на 6, а на рис. 6в – делитель на 8.

 

lab201.jimdo.com

Делитель частоты — это… Что такое Делитель частоты?

        электронное устройство, уменьшающее в целое число раз частоту подводимых к нему периодических колебаний. Д. ч. используют в Синтезаторах частоты, кварцевых и атомных часах, в телевизионных устройствах синхронизации генераторов развёрток, хронирующих устройствах Радиолокаторов и др. Для деления частоты применяют: электронный счётчик (см. Триггер), самовозбуждающийся генератор синусоидальных колебаний, регенеративное устройство, самовозбуждающийся генератор с устройством фазовой автоматической подстройки частоты (ФАПЧ), релаксационный генератор и др.         В самовозбуждающемся генераторе синусоидальных колебаний деление осуществляется синхронизацией его частоты на субгармоническом колебании (См.


Субгармонические колебания) частоты внешнего периодического сигнала с использованием явления захватывания частоты (См. Захватывание частоты). В регенеративном Д. ч. синусоидальных колебаний (рис.) на преобразователь частоты подаются периодический сигнал частоты f, подлежащей делению, и сигнал частоты (k — 1)․f/k (k — коэффициент деления), возникающий в цепи обратной связи только при подведении на вход Д. ч. напряжения преобразуемой частоты. На выходе преобразователя выделяется сигнал разностной частоты, равной f/k. В устройстве, состоящем из самовозбуждающегося генератора и ФАПЧ, фазовым детектором сравниваются частота гармонического колебания (См. Гармонические колебания) в k раз большая, чем основная частота колебаний генератора, и делимая частота. С выхода фазового детектора напряжение рассогласования, пропорциональное разности сравниваемых частот, подаётся на генератор и изменяет его основную частоту до тех пор, пока она не станет точно в k раз меньше делимой частоты. Для деления частоты повторения импульсных сигналов применяют Д. ч. на релаксационных генераторах (Мультивибраторах и Блокинг-генераторах), работающих в периодическом режиме с захватыванием частоты повторения импульсов на субгармоническом колебании или в ждущем режиме с периодом повторения импульсов большим в k раз. Практически k не превышает 10.

         Лит.: Фролкин В. Т., Импульсные устройства, 2 изд., М., 1966; Гоноровский И. С., Радиотехнические цепи и сигналы, ч. 2, М., 1967.

         Ю. Б. Любченко.

        Схема регенеративного делителя частоты. Прохождение сигнала в замкнутой цепи обратной связи показано пунктирными стрелками.

dic.academic.ru

Делитель частоты на микросхемах



Генераторы

В радиолюбительской практике часто бывают необходмы делители частоты с большим коэффициентом деления (1000… 10000 и выше). Обычно для этого используют или 4-5 счетчиков-делителеи на 10, или микросхему К561ИЕ15.

Я предлагаю делитель с программируемым коэффициентом деления (от 10 до 15000), выполненный на широко распространенных микросхемах К561ИЕ16 (К561ИЕ20), представляющих собой двоичные счетчики с коэффициентом деления 214 и 212 соответственно. При несколько необычном включении на их основе можно собрать делитель с изменяемым коэффициентом деления (К561ИЕ16 — от 200 до 15000, К561ИЕ20 — от 10 до 4000).

Рис.1 Делитель частоты с программируемым коэффициентом деления

Для примера на рисунке показан делитель с коэффициентом деления 10000, предназначенный для электронных часов на основе ИМС LM8560 и аналогичных, использующих в качестве образцовой частоту сети (50 Гц). Как видно из рисунка, микросхема будет считать импульсы генератора до тех пор, пока на ее выходах не установится код 10011100010000, что в десятичном счислении равно 10000.
Как только она «досчитает» до этого числа, все диоды VD1… VD5 закроются, и на входе R (вывод 11) DD2 сформируется короткий положительный импульс, который “обнулит” все триггеры счетчика. В итоге на выводах 8, 9 DD1.3 будут короткие положительные импульсы с частотой 500000:10000 = 50 (Гц). Элемент DD1.4 вместе с R3, VD6, С1 используется для расширения импульсов. При неустойчивой работе микросхемы часов на выходе DD1.4 следует включить конденсатор С2 емкостью порядка сотен пикофарад.

По этому же принципу, с помощью подключаемых диодов между выходами и входом сброса R микросхемы DD2, можно получить любой коэффициент деления. Например, если подключить диоды к выводам 6, 7, 13, то получится коэффициент деления 200. Однако для получения некоторых коэффициентов деления, например, 100, у К561ИЕ16 не хватает «пропущенных» выходов 2 и 4. В этих случаях следует применять ИМС К561ИЕ20. Цоколевка этих двух микросхем одинаковая. Чтобы узнать, к каким выходам следует подключить диоды, нужно складывать коэффициенты деления на соответствующих выходах микросхемы DD2, пока не получится требуемый коэффициент деления. Какие цифры при этом пришлось сложить, к тем выходам и следует подключать диоды При увеличении выходной частоты в несколько раз следует во столько же раз уменьшить соотношение R3, С1.

А. Колдунов

 

radiopolyus.ru

8.2 Делители частоты

Делители
частоты (ДЧ) предназначены для деления
частоты в заданное
число раз. Различают три основных класса
ДЧ:

1) регенеративного
типа;

  1. цифровые счетчикового
    типа;

  2. на основе схем
    ФАПЧ.

Регенеративные
делители
частоты строятся по схеме, показанной
на рис. 8.33,
где блок 1 — преобразователь частоты,
5
умножитель
частоты в
раз,2
и
4
полосовые
фильтры, 3

выходной усилитель. Уравнение для
частоты устано­вившихся колебании
имеет вид

, (8.25)

где

целые числа. Соответственно коэффициент
деления равен

. (8.26)

Возможны
следующие варианты знаков в выражении
для
:

1..В
этом случае.
Видно, что,
поэтому данный вариант неприемлем.

2..
В этом случае.
Такой режим можно использо­вать в
случае, когда

3..В
этом случае.
Данный вариант наиболее рас­пространен,
так как при любых значенияхполучаем.

Таким
образом, чаще строят регенеративные ДЧ
по уравнениюРассмотрим частный случай, когда.

Тогда
получим схему делителя частоты на два
()
(рис.8.34).

Рис.
8.18 Рис. 8.19

Важным
достоинством регенеративных делителей
частоты является воз­можность получать
не только целые, но и дробные значения

.
Это упрощает формирование группового
сигнала, состоящего из основных и
вспомогатель­ных компонентов (например,
контрольных частот).

Подобные
делители применялись очень широко до
появления интеграль­ных логических
микросхем, в основе которых лежит
триггерная ячейка. Циф­ровые ДЧ,
построенные на основе таких ячеек,
называют делителями счетчикового
типа
(рис.
8.35).
Из вре­менной диаграммы (рис. 8.36),
показанной для отдельных точек этой
схемы,
видно,
что каждый
триггер делит

частоту
на два. Общий коэффициент деления равен
,
где—
число триггеров

Рис.
8.20

Для
получения любого заданного значе­ния(но
только целого) в цепочку тригге­ров
вводят выбранные определенным обра­зом
обратные связи (см. рис.8.37).
Коэффи­циент деления такой схемы
рассчитывается по формуле

(8.27)

где N

общее число цепей обратной связи;—
общее число триггеров;—
номер каскада, на вход которого заводится
ОС;—
номер каскада, с выхода которого снимается
ОС.Например,
для схемы, приведенной на рис. 8.20

Имеем
=
4,N=
2.
При
этом для,
=
1 имеем=1,=2,
а для=
2 соответственно=2,
=
4. Тогда
=2+)]
= 10. Следовательно, такая схема обеспечивает
деление частоты в 10 раз. Другой, часто
используемый способ построения ДЧ
счетчикового типа с про­извольным
(но целым!) коэффициентом деленияоснован на использовании дешифратора
кода (ДШ) (рис. 8.38). ДШ имеетвходов и один выход, причем сигнал1
на
его выходе по­является только при
условии поступления в счетчик строго
определенного числа
входных импульсов, которое в счетчике
записыва­ется в виде определенного
двоичного числа в параллельном коде.

Рис.
8..21

Подсчет
импульсов происходит в естественном
порядке счета, при этом на выходах
триггеров
формируются двоичные числа в параллельном
коде вида

­

Рис.
8.
22

00…0,
00..1, 00… 10 и т.д. Когда придет импульс с
номером, равным
,
на выхо­дах счетчика образуется именно
то число, на которое «настроен» дешифратор.
Например, если=4
и=10,
то=
1010. Сигнал с выхода ДЩ произведет
принудительную установку всех разря
дов счетчика в нулевое состояние, процесс
повторится. На рис.
8.39,
а
в
качестве примера построения такого
делите­ля частоты изображена схема
с
=
3, которому соответствует двоичное число=11.

Рис.
8.23

При
этом в качестве ДШ можно использовать
двухвходовую схему «И». На рис. 8.39,
б
приведены
соответствующие временные диаграм­мы
на входе и выходе триггеров
.
В микроэлектронном исполнении имеется
широкий выбор различных триггерных
схем,с
помощью которых можно построить и другие
варианты ДЧ. Они приведены в специальной
ли­тературе.

Рис.
8.
24

Литература
:

Осн.
1. [ 207-216 ]

Доп.
1. [ 182-184 ]

Контрольные
вопросы:

  1. Назначение
    и основные параметры генераторного
    обрудования.

  2. Умножители
    частоты.

  3. Способы
    умножения частоты.

  4. Делители
    частоты.

  5. Способы
    деления частоты.

Лекция
9. ФИЛЬТРЫ В АППАРАТУРЕ МСП

  1. Классификация
    электрических фильтров.

  2. Линейные
    фильтры.

  3. Вспомогательные
    фильтры.

studfiles.net