Шифраторы дешифраторы – .

Назначение и применение шифраторов и дешифраторов

Тема урока: Шифраторы и дешифраторы. Назначение, структура, применение


Общие сведения

Дешифраторы и шифраторы (также, как и элементы И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ) являются комбинационными элементами: потенциалы на их выходах зависят от сиюминутного состояния входов, с их изменением меняется и ситуация на выходах; такие элементы не сохраняют предыдущее состояние после смены потенциалов на входах, т.е. не обладают памятью.

Дешифраторы могут быть полными и неполными. Полные дешифраторы реагируют на все входные коды, неполные – на коды, величина которых не превосходит некоторого заранее установленного значения. Выходы дешифраторов могут быть прямыми и ин-версными.

Шифраторы выпускаются приоритетными и не приоритетными. У приоритетного шифратора входы имеют разный приоритет. Возбужденный вход с большим приоритетом подавляет действие прежде возбужденного и устанавливает на выходах код, соответ-ствующий своему значению..

Знание материала, излагаемого в данной теме, дадут студенту возможность правильного выбора дешифраторов и шифраторов в зависимости от требуемой разрядности, необходимости использования управляющих входов этих элементов и категории выходов. Он научится организовывать структуры с большим числом входов на маловходовых элементах, а также осуществлять адресацию устройств кодами, разрядность которых превосходит разрядность используемых элементов.

 

 

Структура дешифратора.

Каждому цифровому коду на входах дешифратора (рис. 3.2, а, б) соответствует логиче-ская 1 (или логический 0) на соответствующем выходе. Иными словами, каждый входной код адресует соответствующий выход, который при этом возбуждается. Поэтому входы дешифратора часто называют адресными. Стоящие возле них цифры (1,2,4…) показывают как соотносятся веса разрядов поступающего двоичного числа.

Выходы дешифратора оцифрованы десятичными числами. Возбуждается тот выход, но-мер которого равен весу входного кода, разряды которого имеют обозначенные веса , т.е. дешифратор расшифровывает (дешифрирует) число, записанное в двоичном коде, представляя его логической 1 (логическим 0) на соответствующем выходе. Так, выход 5 возбуждается при входном коде 101, выход 6 – при входном коде 110 и т.д. Удобно представлять, что выход дешифратора отображает возбудивший его входной код.

Вход V является входом разрешения работы. Если он инверсный (обозначен кружком ) , то для функционирования дешифратора на нем должен быть лог. 0 (достаточно этот вход соединить с общим проводом – “землей”). Прямой вход V через резистор соединяется с источником питания. Наличие входа разрешения расширяет функциональные возможности микросхемы.

Дешифратор выбирается так, чтобы число его входов соответствовало разрядности по-ступающих двоичных кодов. Число его выходов равно количеству различных кодов этой разрядности. Так как каждый разряд двоичного кода принимает два значения, то полное количество n-разрядных комбинаций (n-разрядных двоичных кодов) равно 2n. Такое число выходов имеет полный дешифратор.

Неполный дешифратор выбирается, когда некоторые значения адресных кодов не отра-жают физической реальности. Так, например, дешифратор, предназначенный для фикса-ции двоичных кодов десятичного разряда (в нем могут быть цифры 0,1,2…9), должен иметь четыре входа (910 отображается как 10012). Однако комбинации, большие 10012 отображают не цифру, а число, и поэтому (хотя и могут появляться на входах) не должны фиксироваться на выходах, число которых может не превышать десяти.

Основу структуры дешифратора могут составлять элементы И; выход каждого из них является выходом дешифратора. Если этот выход должен быть возбужден, то на входах элемента И должны собираться логические единицы. При этом разряды входного кода, в которых присутствуют логические единицы, должны поступать на входы элемента И не-посредственно, а нулевые разряды должны инвертироваться.

Дешифраторы и шифраторы существуют:

полные

с прямыми входами

с инверсными входами

неполные

неприоритетные

приоритеные

Некоторые типы дешифраторов имеют инверсные выходы: на возбужденном (активизированном) выходе присутствует логиче-ский 0, в то время как на всех других – логические 1. Такие дешифраторы удобно использовать, когда активным сигналом для вы-бора (ввода в действие, инициализации) устройства с выхода дешифратора является логический 0.

Расширение разрядности дешифратора

Общий случай расширения разрядности дешифраторов иллюстрирует рис.3.4. Левый (по схеме) дешифратор постоянно активизирован логической 1 на входе V. Кодами на его ад-ресных входах может быть активизирован (выбран) любой из дешифраторов DC0…DC15. Выбор одного из выходов 0…15 каждого из них определяется кодом на объединенных входах 1, 2, 4, 8. Таким образом, любой из 256 (28) выходов может быть активизирован восьмиразрядным кодом, четыре разряда которого выбирают номер дешифратора, а четы-ре – номер его выхода.

Применение дешифраторов

Основное назначение дешифратора состоит в том, чтобы выбрать (адресо-вать, инициализировать) один объект из множества находящихся в устройстве. Рис. 3.5 иллюстрирует это применение. Каждому объекту присваивают определенный адрес (номер). Когда на входы дешифратора поступает двоичный код адреса, соответствующий элемент активизируется за счет появления логического 0 на связанном с ним выходе де-шифратора, а остальные элементы ос-таются заблокированными.

Можно предусмотреть, чтобы с одного из выходов дешифратора на определенный блок поступал управляющий сигнал, когда на входах дешифратора появляется определенный код, соответствующий, например, превышению какого-либо параметра (температуры, напряжения и т.д.), который должен быть приведен к нормальному уровню указанным блоком.

Когда число адресуемых устройств невелико, многие выходы дешифратора остаются неза-действованными. При этом может оказаться целесообразным (в частности, по экономическим соображениям) использовать не микросхему дешифратора, а реализовать ее фрагмент логическими элементами.

На дешифраторе могут быть реализованы логические функции. Пусть, к примеру, y = />3 x2 />1 + />3 x2 x 1 + x3 />2 x 1. Логические переменные подаются на адресные входы дешифратора. Первая конъюнкция (ее вес равен 2) возбуждает выход №2, вторая – выход №3, третья – выход №5. Так как условие y = 1 должно иметь место при наличии любой из этих конъюнкций, то выходы 2, 3 и 5 надо объединить дизъюнкцией.

Шифраторы


Структура шифратора.

Шифратор решает задачу, обратную дешифратору: в частности, на его выходах устанавливается двоичный код, соответствующий десятичному номеру возбужденного информационного входа.

При построении шифратора для получения на выходе натурального двоичного кода учитывают, что единицу в младшем разряде такого кода имеют нечетные десятичные цифры 1, 3, 5, 7,…, т. е. на выходе младшего разряда должна быть 1, если она есть на входе № 1 или на входе № 3 и т. д. Поэтому входы под указанными номерами через элемент ИЛИ соединяются с выходом младшего разряда. Единицу во втором разряде двоичного кода имеют десятичные цифры 2, 3, 6, 7,.. .; входы с этими номерами через элемент ИЛИ должны подключаться к выходу шифратора, на котором устанавливается второй разряд кода. Аналогич-но, входы 4, 5, 6, 7,… через элемент ИЛИ должны быть соединены с выходом, на котором устанавливается третий разряд, так как их коды имеют в этом разряде единицу, и т. д.

Возможно построение схемы шифратора, где E – вход разрешения работы, а Е0– выход, логический 0 на котором свидетельствует о том, что ни один информационный вход не возбужден. Для расширения разрядности (каскадирования) шифраторов вход E последующего шифратора соединяют с выходом E0.предыдущего. Если информационные входы предыдущего шифратора не возбуждены (E0=0), то последующий шифратор получает разрешение работать.

Назначение и применение шифраторов и дешифраторов

Шифратор может быть организован не только для представления (кодирования) десятичного числа двоичным кодом, но и для выдачи определенного кода (его значение заранее выбирается), например, при нажатии клавиши с соответствующим символом. При появлении этого кода система оповещается о том, что нажата определенная клавиша клавиатуры.

Шифраторы применяются в устройствах, преобразующих один вид кода в другой. При этом вначале дешифрируется комбинация исходного кода, в результате чего на соответствующем выходе дешифратора появляется логическая 1. Это отображение входного кода, значение которого определено номером возбужденного выхода дешифратора, подается на шифратор, организованный с таким расчетом, чтобы каждый входной код вызывал появление заданного выходного кода

Одними из очень важных элементов цифровой техники, а особенно в компьютерах и системах управления являются шифраторы и дешифраторы. Когда мы слышим слово шифратор или дешифратор, то в голову приходят фразы из шпионских фильмов. Что- то вроде: расшифруйте депешу и зашифруйте ответ. В этом нет ничего неправильного, так как в шифровальных машинах наших и зарубежных резидентур используются шифраторы и дешифраторы.

Шифраторы.

Таким образом, шифратор (кодер), это электронное устройство, в данном случае микросхема, которая преобразует код одной системы счисления в код другой системы. Наибольшее распространение в электронике получили шифраторы, преобразующие позиционный десятичный код, в параллельный двоичный. Вот так шифратор может обозначаться на принципиальной схеме.

К примеру, представим, что мы держим в руках обыкновенный калькулятор, которым сейчас пользуется любой школьник.

Поскольку все действия в калькуляторе выполняются с двоичными числами (вспомним основы цифровой электроники), то после клавиатуры стоит шифратор, который преобразует вводимые числа в двоичную форму.

Все кнопки калькулятора соединяются с общим проводом и, нажав, к примеру, кнопку 5 на входе шифратора, мы тут же получим двоичную форму данного числа на его выходе.

Конечно же, шифратор калькулятора имеет большее число входов, так как помимо цифр в него нужно ввести ещё какие-то символы арифметических действий, поэтому с выходов шифратора снимаются не только числа в двоичной форме, но и команды.

Если рассмотреть внутреннюю структуру шифратора, то несложно убедиться, что он выполнен на простейших базовых логических элементах.

Во всех устройствах управления, которые работают на двоичной логике, но для удобства оператора имеют десятичную клавиатуру, используются шифраторы.

бразования будет рассмотрен в третьей части учебника.

 

Вопросы для самоконтроля

• Что такое дешифратор?

• Как обозначается линейный дешифратор?

• Объяснить принцип работы демультиплексора

•Что такое шифратор?

•Где используют шифраторы?

• Что такое мультиплексор?


pdnr.ru

Дешифраторы и шифраторы

 

В общем виде дешифраторами и шифраторами называют устройства, предназначенные для распознавания различных кодовых комбинаций (слов), т.е. по сути, это одно и тоже логическое устройство, предназначенное для преобразования произвольного кода в произвольный.

Чтобы как то различать эти устройства, договорились, что дешифраторами будут являться преобразователи двоичного n-разрядного слова в унитарный 2n – разрядный код, все разряды которого, за исключением одного, равны нулю, а шифраторами будут называться устройства, выполняющие обратную задачу, т.е. из унитарного кода можно получить соответствующий двоичный. Надо заметить, что эта договоренность успешно нарушена, поэтому единственной практически приемлемой формой задания преобразователя становится таблица. Поскольку таблица воплощает в себе идею полного перебора вариантов, она способна задавать абсолютно любой закон.

 

Дешифратор (decoder)

Основой для построения дешифратора является логическая схема И (конъюнктор). Число входов каждого конъюнктора должно быть равно

n- количеству разрядов двоичного числа, а число требуемых схем «И» равно

N =

Рассмотрим дешифратор трехразрядного двоичного числа, схема которого изображена на рис. 2.1.

Q1, Q2, Q3 – прямые значения разрядов

P1, P2, P3 — инверсные значения разрядов, т.е. P = Q̅

N = конъюнкторов, каждый на n = 3 входа.

Построение дешифратора начнем со вспомогательной таблицы соответствия десятичных и двоичных чисел (табл. 2.1).

 

Таблица 2.1

Таблица перевода 10 — 2

Десятичные
числа
Двоичные
числа
разряд разряд
100 22 21 20

 


 

 
 

 
 

 
 

 
 

 
 

 
N — выходных клемм
дешифратора, соответствующих десятичным цифрам

3-х разрядный входной
двоичный код

 

 

Рис. 2.1 Простейший дешифратор вида 3-8

 

Из всех N выходов дешифратора активный уровень имеется только на одном, а именно на том, номер которого равен поданному на вход двоичному числу, называемым кодом адреса. На всех остальных выходах дешифратора уровни напряжения неактивные. Формально описать работу дешифратора можно, задав список функций, отрабатываемых каждым из его выходов:

0 = P3 P2 P1 1 = P3 P2 Q1 2 = P3 Q2 P1 3 = P3 Q2 Q1

4 = Q3P2 P1 5 = Q3 P2 Q1 6 = Q3 Q2 P1 7 = Q3 Q2 Q1

 

Реализация эти восьми выражений с помощью восьми трехвходовых конъюнкторов даёт наиболее простой по структуре дешифратор, называемый линейным. Дешифраторы часто имеют разрешающий (управляющий) вход Е (от enable – давать возможность). При Е = 1 дешифратор работает как обычно, при Е = 0 на всех выходах устанавливаются неактивные уровни, независимо от поступившего кода адреса. На рис. 2.2 приведено условное изображение дешифраторов (декодеров) на схемах электрических принципиальных.

Рис. 2.2 Дешифратор 2 – 4

 

Разработано несколько схем организации структуры и наращивания разрядности дешифраторов: линейная, пирамидальная, матричная, прямоугольная, каскадная, различающиеся аппаратными затратами и временем задержки установления дешифрации входного кода. Для примера, на рис. 2.3 показана схема каскадного соединения дешифраторов вида 2-4 из которых образован дешифратор вида 6-64.

 

Рис. 2.3 Каскадное соединение дешифраторов

 

Дешифраторы широко применяются для обслуживания всевозможных средств отображения информации, например, линейных, матричных и 7-сегментных знакосинтезирующих индикаторов различного принципа действия (газоразрядных, электролюминисцентных, светодиодных, жидкокристаллических).

 

 

Шифратор

 

Шифраторы предназначены для преобразования десятичного кода в двоичный. Условное обозначение и схема простейшего шифратора, имеющего восемь входов и три выхода, показан на рис. 2.4.

 

а в

Рис. 2.4 Условное обозначение (а) и функциональная схема шифратора (в)

 

При подаче сигнала (лог. 1) на один из входов Х0 – Х7, на его выходах А1 – А3 появляется двоичный код номера возбужденного выхода в соответствии с таблицей соответствия между десятичными и двоичными числами (табл. 2.1).

Поскольку вход Х0 никуда не подключен, схема не различает две ситуации:

а – «подан сигнал на вход Х0»

в – «не подано ни одного сигнала вообще»

Кроме того, жесткие ограничения накладываются на количество входных сигналов – не более одной единицы и семь нулей, а это означает, что шифратор может преобразовывать только единичный код. Гораздо чаще применяется т.н. унитарный код, представляющий собой неразрывную цепочку из некоторого количества нулей и единиц, поэтому в реальных шифраторах применяют схему выделения старшей единицы (рис. 2.5).

 

Рис. 2.5 Блок выделения старшей единицы

 

Эта схема работает так: все старшие нули и самая старшая единица входного кода пропускается на выход без изменения; все разряды, более младшие, чем старшая единица, заменяется нулями.

При EI = 1 любое число старших нулей порождает на выходах своих разрядов 1 и никак не влияет на работу элементов И-НЕ более младших разрядов. Любая самая старшая 1 порождает на соответствующем выходе 0. При этом низкий уровень появится и на ЕО – выходе разрешения.

Если к выходу схемы выделения старшей единицы подключить шифратор, то получится приоритетный шифратор, формирующий в двоичном коде номер самой старшей 1 из всех, присутствующих во входном слове. Типичным представителем является К155ИВ1 (рис. 2.6).

 

Рис. 2.6 Структура приоритетного шифратора К155 ИВ1

 

EI – разрешение входа

ЕО – разрешение выхода

GS – групповой сигнал

входной унитарный код

двоичный выходной код

ЕО отражает ситуацию — в данной группе нет ни одной единицы.

GS отражает ситуацию — в группе есть хотя бы одна единица.

Сигнал EI=0 запирает не только выходы адреса но и выходы ЕО и GS.

 

Похожие статьи:

poznayka.org

мир электроники — Шифраторы и Дешифраторы

 материалы в категории

Логические элементы- Шифраторы и Дешифраторы

Чуть ранее, в статье Логические числа, представление логических чисел был разговор о том что в цифровой технике все числа представляются в виде кодов. В двоичном, например, коде проще производить вычисления, двоично-десятичный и семисегментный нужны для отображения индикаторами. Так что есть необходимость преобразовывать все эти и другие виды кодов друг в друга.

Шифратор (кодер) — это устройство, представляющее собой преобразователь позиционного кода в двоичный. В позиционном коде число определяется позицией единиц в серии нулей, или позицией нуля в серии единиц. Например, если в серии десять нулей, имеется вот такой код 0001000000, то это эквивалентно числу 7 (счет ведется справа налево от нуля). Такой код служит для включения объектов или передачи данных на них. Для преобразования позиционного кода в двоичный составим небольшую табличку:











Позиционный кодДвоичный код
87654321222120
00000001000
00000010001
00000100010
00001000011
00010000100
00100000101
01000000110
10000000111

Для наглядности, единицы, как видно, располагаются по диагонали. Если приглядимся к младшему разряду (20), то видно, что единице соответствуют единицы в позиционном коде, соответствующие числам 2, 4, 6, 8 (разрядам). Следовательно, эти разряды объединяются через схему ИЛИ. Аналогичные операции проходят над старшими разрядами. В результате получим вот такую схемку:

Разряд 1 висит в воздухе, как на схеме. Согласно таблице, ей соответствует код 000.

Объяснять эту схему, пожалуй, не нужно. Все понятно.

Дешифратор (декодер) — устройство, преобразующее двоичный код в позиционный (или иной). Другими словами, дешифратор осуществляет обратный перевод двоичных чисел. Опять посмотрим на первую табличку. Единице в каком-либо разряде позиционного кода соответствует комбинация нулей и единиц в двоичном коде, а отсюда следует, что для преобразования необходимо иметь не только прямые значения переменных, но еще и инверсии. Посмотрим на схемку:

На схеме показаны всего четыре логических элемента И, хотя их должно быть восемь. Три инвертора создают инверсии переменных. Палки, спускающиеся в никуда на самом деле подводят сигналы прямого и инверсного кода к остальным четырем элементам И. Понятное дело, что нефиг их все рисовать. Если разрядов будет четыре, то элементы будут четырехвходовыми, понадобится четыре инвертора и 16 элементов И.

Семисегментный дешифратор

Семисегментный код необходим для отображения на цифровых индикаторах значений цифр от 0 до 9. Семисегментный, потому что цифры отображаются так называемыми сегментами, которых семь штук. Ниже приведена табличка соответствия между двоичным и семисегментным кодами.













ЦифраДвоичный кодСемисегментный код
8421abcdefg
000001111110
100010110000
200101101101
300111111001
401000110011
501011011011
601101011111
701111110000
810001111111
910011111011

Ну в общем как видно из таблички: каждой цифре двоичного кода соответствует определенное значение семисегментного кода.

Для закрепления всего что тут было сказано предлагаю собрать простую схемку (это уже действительно реально работающая схема которую можно повторить самостоятельно).
Выглядит она так: 
1. мультивибратор на логическом элементе (если кого интересует ка он работает то вам сюда) генерирует импульсы.
2. Счетчик который считает эти самые импульсы и переводит из в двоичный код.
3. Дешифратор который преобразует двоичный код в семизначный и выводит уже на всем нам привычный семисегментный индикатор

На элементах DD1.1, DD1.2 (К561ЛА7) собран генератор тактовых импульсов. Резистор R1 и кондер С1 задают частоту следования импульсов.

С выхода генератора импульсы поступают на счетчик, выполненный на DD2. Это реверсивный двоично-десятичный счетчик с предустановкой.
Вход ±1 определяет направление счета, вход 2/10 — режим (двоичный или десятичный). Вход V предназначен для разрешения записи в счетчик состояния информационных входов D0 — D3. Конкретно этому счетчику (561ИЕ14, 564ИЕ14) надо подать логическую  1.
Резистор R2 и конденсатор C2 образуют дифференцирующую цепь. При включении питания короткий импульс на входе V, формируемый дифференцирующей цепью, разрешает запись в счетчик состояния входов D0 — D3. Поскольку эти выводы соединены с общим проводом, в счетчик записывается 0000, т. е. он обнуляется.
Тактовый генератор выдает импульсы, счетчик их считает и с его выходов 1-2-4-8 результат счета поступает на вход дешифратора DD3 (514ИД1). Это как раз и есть дешифратор двоичного кода в семисегментный. С выходов дешифратора сигналы (согласно второй таблице) поступают на входы семисегментного индикатора HL1, который кажет эту инфу, т. е. ряд цифр от 0 до 9.
Внутри микрухи DD3 стоит DC. (Это от буржуйского Decoder – по-нашински дешифратор). На выходе переноса p (выв. 7) счетчика DD2 при его переполнении формируется сигнал. Если взять следующие узлы: DD2, DD3, HL1 и влепить их снизу счетчика DD2, аналогично соединить соответствующие входы, кроме С, выход переноса (выв. 7) предыдущего счетчика соединить со входом С следующего, то получим многозначный индикатор.

После отсчета 10 импульсов первым счетчиком, второй переключится на 1. Через следующие 10 импульсов второй счетчик увеличится еще на 1 и так далее. По такому принципу деления частоты работают, например, часы. Единственное, что там коэффициент пересчета другой (не 10, а 6), все-таки в минуте 60 сек. Этот счетчик тоже можно заставить считать до 6. Берем лог. элемент И, его входы соединяем с выходами 2-4 (выв. 11 и 14), а выход подключаем к дифференцирующей цепочке R2C2. Тогда при достижении числа 6 (0110) уровень лог. 1 на выходе элемента И сформирует не без помощи цепи R2C2 импульс, который запишет в счетчик 0000.

Примечание: инфа с сайта naf-st.ru

radio-uchebnik.ru

Шифраторы, дешифраторы, преобразователи кодов

<

Рисунок 2.3— Двоичный полный дешифратор
4-16

Дешифратор><или ><декодер
><— ><комбинационная ><схема
><с><n><входами ><и><m><выходами ><(m><>><n),
><преобразующая ><двоичный ><входной><n-разрядный
код ><(кодовое ><слово) ><в
><унитарный (один изm).>

<На
><одном
><из
><m
><выходов
><дешифратора
><появляется
><логическая
><единица
(нуль, если выходы инверсные, с кружками),
><а
><именно
><на
><том,
><номер
><ко><торого
><равен
><поданному
><на
><вход
><двоичному
><числу.
><На
><всех
><остальных
><выходах
><дешиф><ратора
><выходные
><сигналы
><равны
><нулю
(единице при инверсных выходах).
><Дешифратор
><используют,
><когда
><нужно
><обращать><ся
><к
><различным
><цифровым
><устройствам,
><и
><при
><этом
><номер
><устройства
><—
><его
><адрес
><><представлен
><двоичным
><кодом.>

<Условное><изображение><дешифратора><4><><16><(читаемого><«че><тыре><в><шестнадцать»)><на><схемах><представлено><на><рис.><2.3.
Полный><де><шифратор><DC><содержит><число><выходов,><равное><числу><комбина><ций><входных><переменных,><например,><при><n><=><4,><><m><=2n><=><16,><от><><до><><><.
Обратим внимание, что в конъюнкциях
используется общая инверсия, поскольку
выходы дешифратора — инверсные.>

<Каждый><выход><полного><дешифратора><реализует><конъюнкцию><входных><переменных><(код><адреса)><или><их><инверсий:><при><наборе><><><(0000),><у><0><><=><0;><при><><(1><000)><y8><=><0;><при(1111),.y15><=><0><и><т.><д.>

<Применяются
><также
><неполные
><дешифраторы
><с
><меньшим
><чис><лом
><выходов
><(например
10><
у двоично-десятичного дешифратора
410><><
><при
><четырех
><переменных
><на
><входе).
В этом ><случае
><ряд
><комбинаций
><на
><входе
><не
><используется
(рис. 2.4).>

<

Рисунок 2.4— Десятичныйнеполный
дешифратор 4-10

Рисунок 2.5—Полный шифратор 16-4

Дешифраторы ><часто ><имеют
><разрешающий ><(управляющий,
><стробирующий) ><вход ><G(G1,G2 на рис.
2.3). ><При ><G><=><1
><дешифратор ><функционирует ><как
><обычно, ><при ><G><=><0
><на ><всех ><выводах
><уста><навливается ><0 ><независимо
><от ><поступающего ><кода
><адреса. Отметим, что для дешифратора
ИД3 (рис. 2.3) все происходит наоборот,
поскольку и разрешающие входыGи выходы у него инверсные. Вход разрешения
позволяет наращивать размерность
дешифраторов, применяя многоступенчатую
пирамидальную структуру. ><Дешифраторы
><широко ><ис><пользуют ><во
><многих ><устройствах, ><в ><том
><числе ><в ><качестве
><преобразователей ><двоичного
><кода ><в унитарный, для выбора
внешних устройств МПС по коду с шины
адреса><.>

<Шифратор><(CD)><или><кодер
(encoder)><выполняет><функцию,><обратную><дешифратору
— преобразует унитарный код в двоичный
(двоично-десятичный).><Услов><ное><изображение><шифратора><164><на><схемах><показано><на><рис.
2.5><><.><Классический
полный><шифратор><имеет><n><входов><и><m><выходов><(m><<n><),><и><при><подаче
активного уровня><сигнала><на><один><из><вхо><дов><(и><не><более)><на
его><выходах><><появляется><двоичный><код><номера><возбуждённого><в><хода.><Число><входов><и><выходов><такого><шифратора><связано><соотношением><n><=><2m.>

Если <n><<>2m,
то шифратор называется неполным.
Например, шифратор 9-4 может быть
использован для преобразования нажатой
клавиши 9-клавишного пульта в двоичный
код (рис. 2.6).

Входы

Выходы

I9

I8

I7

I6

I5

I4

I3

I2

I1

A3

A2

A1

A0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

0

1

1

1

0

1

1

1

1

1

1

1

0

X

1

1

0

1

1

1

1

1

1

1

0

X

X

1

1

0

0

1

1

1

1

1

0

X

X

X

1

0

1

1

1

1

1

1

0

X

X

X

X

1

0

1

0

1

1

1

0

X

X

X

X

X

1

0

0

1

1

1

0

X

X

X

X

X

X

1

0

0

0

1

0

X

X

X

X

X

X

X

0

1

1

1

0

X

X

X

X

X

X

X

X

0

1

1

0

Рисунок
2.6 — Преобразование номера нажатой
кнопки в ее двоичный код с помощью

приоритетного шифратора

<Области><использования><шифраторов><—><отображение><в><виде><двоичного><кода><номе><ра><нажатой><кнопки
(рис. 2.6)><или><положения><многопозиционного><переключателя,><а><также><но><мера><устройства,><подавшего><сигнал><на><обслуживание><в><микропроцессорных><системах,><входят><в><состав><микросхем><контроллеров><прерываний><><.>

Как раз для случая
контроллера прерываний характерно
использование так называемого
приоритетного шифратора. Он отличается
от обычного тем, что при возбуждении
одновременно нескольких входов на его
выходе появится код соответствующий
возбужденному входу с наибольшим номером
(с наиболее высоким приоритетом, рис.
2.6). Примеры схем приоритетных шифраторов
К555ИВ3 (аналог 74XXX147), К555ИВ1
(аналог 74148, но входы и выходы — инверсные).

<Преобразователями
><кодов,
><в><общем><случае,><называют
ус><тройства,
><предназначенные
><для
><преобразования
><одного
><кода
><в
><другой,
><при
><этом
><часто
><они
><выполняют
><нестандарт><ные
><преобразования
><кодов.
><Преобразователи
><кодов
><обо><значают
><через
><X/Y.>

<Рассмотрим><особенности><реализации><преобразователя><на><примере><преобразователя><трехэлементного><кода><в><пя><тиэлементный.
><Допустим,
><что
><необходимо
><реализовать
><таблицу
><соответствия
><кодов
(табл. 2.1)><><><><.>

Таблица 2.1 — Таблица соответствия кодов
кодопреобразователя

<Трехэлементный
><код>

<Пятиэлементный
><код>

<N>

<x><3>

<х><2>

<x1>

<y5>

<y4>

<y3>

<y2>

<y1>

<0>

<0>

<0>

<0>

<0>

<0>

<0>

<1>

<1>

<1>

<0>

<0>

<1>

<0>

<0>

<1>

<1>

<0>

<2>

<0>

<1>

<0>

<0>

<1>

<0>

<0>

<1>

<3>

<0>

<1>

<1>

<1>

<0>

<0>

<0>

<1>

<4>

<1>

<0>

<0>

<0>

<1>

<1>

<0>

<0>

<5>

<1>

<0>

<1>

<1>

<0>

<1>

<0>

<0>

<6>

<1>

<1>

<0>

<1>

<1>

<0>

<0>

<0>

<7>

<1>

<1>

<1>

<0>

<0>

<1>

<1>

<0>

<Здесь><через><N><обозначено><десятичное><число,><соответству><ющее><входному><двоичному><коду.><Преобразователи><кодов><часто><создают><по><схеме><дешифратор><—><шифратор.><Дешиф><ратор><преобразует><входной><код><в><некоторый
унитарный код><><,><а><затем><шифратор><формирует><выходной><код.><Схе><ма><преобразователя,><созданного><по><такому><принципу,><при><ведена><на><рис.
2.7><,><где><использован><матричный><диодный><шифратор.><Принцип><работы><такого><преобразователя><до><вольно><прост.><Например,><когда><на><всех><входах><дешифра><тора><логический><«0»,><то><на><его><выходе><0><появляется><логи><ческая><«1»,><что><приводит><к><появлению><«1»><на><выходах><у><2><
><и><у><1><,
><т.><е.><реализуется><первая><строка><таблицы><соответствия><кодов.>

Рисунок
2.7 — Схема преобразователя кодов по
структуре дешифратор-шифратор

При использовании
в качестве второй ступени обычного
шифратора (а не диодной матрицы)
<><эффективно><стыкуются><друг><с><другом><декодер><и><кодер,><построенные><на><элемен><тах><И-НЕ:><первый><имеет><инверсные><выходы,><а><второй><—><инверсные><входы.><Если><не><которым><входным><комбинациям><соответствует><одна><и><та><же><выходная,><то><соответству><ющие><выходы><декодера><объединяют><на><элементе><ИЛИ><и><выход><последнего><подают><на><нужный><вход><кодера.>

<Проектирование><кодовой><преобразовательной><схемы><на><паре><декодер-кодер><ока><зывается><в><среднем><более><выгодным><и><по><числу><корпусов,><и><по><быстродействию,><чем><при><проектировании><из><готовых><базовых><логических><микросхем><И-НЕ><и><ИЛИ-НЕ
при использовании методик минимизации><><><.><Однако><потребляемая><мощность><в><этом><случае><может><оказаться><больше,><чем><у><схемы><из><отдельных><элементов.><Затраты><времени
разработчика><><на><логическое><проекти><рование><по><схеме><декодер-кодер><неизмеримо><меньше,><чем><затраты><на><проектирова><ние><преобразователя
кодов><из><россыпи
логических микросхем.>

<Преобразователи
><кодов
><в
><виде
><микросхем
><выпускают><ся
><для
><выполнении
><таких
><операций,
><как
><преобразования
><двоично-десятичного
><кода
><в
><двоичный
><или
><обратного
><пре><образования,
><для
><преобразования
><двоичного
><кода
><в
><код
><Грея,
><для
><преобразования
><двоичного
><кода
><в
><код
><управле><ния
><шкальными
><или
><матричными
><индикаторами,
><для
><пре><образования
><двоично-десятичного
><кода
><в
><код
><управления
><сегментны><ми
><индикаторами.>

<Так,
><микросхемы
74LS47,
74LS48><
><(рис.
><2.><8)
><представляют
><преобразователь
><двоично-десятичного
><кода
><в
><код
><семисег><ментного><
><инди>катора
для семисегментных светодиодных дисплеев
с общим анодом и общим катодом
соответственно.

Рисунок
2.8 — Работа дешифратора индикатора на
семисегментный светодиодный дисплей

с общим катодом

studfiles.net

Дешифраторы и шифраторы

Комбинационные микросхемы

В лекции рассказывается о комбинационных микросхемах: шифраторах, дешифраторах, мультиплексорах и компараторах кодов, об их алгоритмах работы, параметрах, типовых схемах включения, а также о реализации на их основе некоторых часто встречающихся функций.

Комбинационные микросхемы выполняют более сложные функции, чем простые логические элементы. Их входы объединены в функциональные группы и не являются полностью взаимозаменяемыми. Например, любые два входа логического элемента И-НЕ совершенно спокойно можно поменять местами, от этого выходной сигнал никак не изменится, а для комбинационных микросхем это невозможно, так как у каждого входа — своя особая функция.

Объединяет комбинационные микросхемы с логическими элементами то, что они не имеют внутренней памяти. То есть уровни их выходных сигналов всегда однозначно определяются текущими уровнями входных сигналов и никак не связаны с предыдущими значениями входных сигналов. Любое изменение входных сигналов обязательно изменяет состояние выходных сигналов. Именно поэтому логические элементы иногда также называют комбинационными микросхемами, в отличие от последовательных (или последовательностных) микросхем, которые имеют внутреннюю память и управляются не уровнями входных сигналов, а их последовательностями.

Строго говоря, все комбинационные микросхемы внутри построены из простейших логических элементов, и эта их внутренняя структура часто приводится в справочниках. Но для разработчика цифровой аппаратуры эта информация обычно лишняя, ему достаточно знать только таблицу истинности, только принцип преобразования входных сигналов в выходные, а также величины задержек между входами и выходами и уровни входных и выходных токов и напряжений. Внутренняя же структура важна для разработчиков микросхем, а также в тех редчайших случаях, когда надо построить новую комбинационную микросхему из микросхем простых логических элементов.

Состав набора комбинационных микросхем, входящих в стандартные серии, был определен исходя из наиболее часто встречающихся задач. Требуемые для этого функции реализованы в комбинационных микросхемах наиболее оптимально, с минимальными задержками и минимальным потреблением мощности. Поэтому пытаться повторить эту уже проделанную однажды работу не стоит. Надо просто уметь грамотно применять то, что имеется.

Дешифраторы и шифраторы

Функции дешифраторов и шифраторов понятны из их названий. Дешифратор преобразует входной двоичный код в унитарный код (номер выходного сигнала) (дешифрирует код), а шифратор преобразует номер входного сигнала в выходной двоичный код (шифрует номер входного сигнала). Количество выходных сигналов дешифратора и входных сигналов шифратора равно количеству возможных состояний двоичного кода (входного кода у дешифратора и выходного кода у шифратора), то есть 2n, где n — разрядность двоичного кода (рис. 5.1). Микросхемы дешифраторов обозначаются на схемах буквами DC (от английского Decoder), а микросхемы шифраторов — CD (от английского Coder).

Рис. 5.1. Функции дешифратора (слева) и шифратора (справа)

На выходе дешифратора всегда присутствует только один сигнал, причем номер этого сигнала однозначно определяется входным кодом. Выходной код шифратора однозначно определяется номером входного сигнала.

В стандартные серии входят дешифраторы на 4 выхода (2 разряда входного кода), на 8 выходов (3 разряда входного кода) и на 16 выходов (4 разряда входного кода). Они обозначаются соответственно как 2–4, 3–8, 4–16. Различаются микросхемы дешифраторов входами управления (разрешения/запрета выходных сигналов), а также типом выхода: 2С или ОК. Выходные сигналы всех дешифраторов имеют отрицательную полярность. Входы, на которые поступает входной код, называют часто адресными входами. Обозначают эти входы 1, 2, 4, 8, где число соответствует весу двоичного кода (1 — младший разряд, 2 — следующий разряд и т.д.), или А0, А1, А2, А5. В отечественных сериях микросхемы дешифраторов обозначаются буквами ИД. На рис. 5.2 показаны три наиболее типичных микросхемы дешифраторов.

Рис. 5.2. Примеры микросхем дешифраторов

Код на входах 1, 2, 4, 8 определяет номер активного выхода (вход 1 соответствует младшему разряду кода, вход 8 — старшему разряду кода). Входы разрешения С1, С2, С3 объединены по функции И и имеют указанную на рисунке полярность. Для примера в табл. 5.1 приведена таблица истинности дешифратора ИД7 (3—8). Существуют и дешифраторы 4–10 (например, ИД6), которые обрабатывают не все возможные 16 состояний входного кода, а только первые 10 из них.

Первые три строки таблицы соответствуют запрету выходных сигналов. Разрешением выхода будет единица на входе С1 и нули на входах С2 и С3. Символ «Х» обозначает безразличное состояние данного входа (неважно, нуль или единица). Нижние восемь строк соответствуют разрешению выходных сигналов. Номер активного выхода (на котором формируется нулевой сигнал) определяется кодом на входах 1, 2, 4, причем вход 1 соответствует младшему разряду кода, а вход 4 — старшему разряду кода.

Таблица 5.1. Таблица истинности дешифратора 3–8 (ИД7)
Входы Выходы
C1 -C2 -C3
X X X X X
X X X X X
X X X X X
                           

Наиболее типичное применение дешифраторов состоит именно в дешифрировании входных кодов, при этом входы С используются как стробирующие, управляющие сигналы. Номер активного (то есть нулевого) выходного сигнала показывает, какой входной код поступил.

Еще одно важное применение дешифраторов состоит в перекоммутации одного входного сигнала на несколько выходов. Или, другими словами, дешифратор в данном случае выступает в качестве демультиплексора входных сигналов, который позволяет разделить входные сигналы, приходящие в разные моменты времени, на одну входную линию (мультиплексированные сигналы). При этом входы 1, 2, 4, 8 дешифратора используются в качестве управляющих, адресных, определяющих, на какой выход переслать пришедший в данный момент входной сигнал (рис. 5.5), а один из входов С выступает в роли входного сигнала, который пересылается на заданный выход. Если у микросхемы имеется несколько стробирующих входов С, то оставшиеся входы С можно использовать в качестве разрешающих работу дешифратора.

Рис. 5.5. Включение дешифратора как демультиплексора

Как и для любых других цифровых микросхем, для дешифраторов наиболее критична ситуация одновременного или почти одновременного изменения входных сигналов. Например, если стробы С постоянно разрешают работу дешифратора, то в момент изменения входного кода на любом выходе дешифратора могут появиться паразитные отрицательные короткие импульсы. Это может быть связано как с неодновременным выставлением разрядов кода (из-за несовершенства микросхем источников кода или из-за разных задержек распространения по линиям связи), так и с внутренними задержками самих микросхем дешифраторов.

Рис. 5.6. Стробирование выходных сигналов дешифратора

Если такие паразитные импульсы нужно исключить, то можно применять синхронизацию с помощью стробирующих сигналов. Используемый для этого сигнал С должен начинаться после текущего изменения кода, а заканчиваться до следующего изменения кода, то есть должен быть реализован вложенный цикл. На рис. 5.6 показано, как будет выглядеть выходной сигнал дешифратора без стробирования и со стробированием.

Рис. 5.7. Позиционная индикация на дешифраторе с выходами ОК

Дешифраторы, имеющие выходы типа ОК (ИД5, ИД10), удобно применять в схемах позиционной индикации на светодиодах. На рис. 5.7 приведен пример такой индикации на микросхеме ИД5, которая представляет собой два дешифратора 2–4 с объединенными входами для подачи кода и стробами, позволяющими легко строить дешифратор 3–8. При этом старший разряд кода выбирает один из дешифраторов 2–4 (нуль соответствует верхнему по схеме дешифратору, а единица — нижнему). То есть в данном случае номер горящего светодиода равен входному коду дешифратора. Такая индикация называется позиционной.

На рис. 5.9 показаны для примера две микросхемы шифраторов ИВ1 и ИВ3. Первая имеет 8 входов и 3 выхода (шифратор 8–3), а вторая — 9 входов и 4 выхода (шифратор 9–4). Все входы шифраторов — инверсные (активные входные сигналы — нулевые). Все выходы тоже инверсные, то есть формируется инверсный код. Микросхема ИВ1, помимо 8 информационных входов и 3 разрядов выходного кода (1, 2, 4), имеет инверсный вход разрешения –ЕI, выход признака прихода любого входного сигнала –GS, а также выход переноса –EO, позволяющий объединять несколько шифраторов для увеличения разрядности.

Рис. 5.9. Микросхемы шифраторов

Стандартное применение шифраторов состоит в сокращении количества сигналов. Например, в случае шифратора ИВ1 информация о восьми входных сигналах сворачивается в три выходных сигнала. Это очень удобно, например, при передаче сигналов на большие расстояния. Правда, входные сигналы не должны приходить одновременно. На рис. 5.10 показаны стандартная схема включения шифратора и временные диаграммы его работы.

Рис. 5.10. Стандартное включение шифратора

Инверсия выходного кода приводит к тому, что при приходе нулевого входного сигнала на выходе формируется не нулевой код, а код 111, то есть 7. Точно так же при приходе, например, третьего входного сигнала на выходе образуется код 100, то есть 4, а при приходе пятого выходного сигнала — код 010, то есть 2.

Мультиплексоры

Мультиплексоры (английское Multiplexer) предназначены для поочередной передачи на один выход одного из нескольких входных сигналов, то есть для их мультиплексирования. Количество мультиплексируемых входов называется количеством каналов мультиплексора, а количество выходов называется числом разрядов мультиплексора. Например, 2-канальный 4-разрядный мультиплексор имеет 4 выхода, на каждый из которых может передаваться один из двух входных сигналов. А 4-канальный 2-разрядный мультиплексор имеет 2 выхода, на каждый из которых может передаваться один из четырех входных сигналов. Число каналов мультиплексоров, входящих в стандартные серии, составляет от 2 до 16, а число разрядов — от 1 до 4, причем чем больше каналов имеет мультиплексор, тем меньше у него разрядов.

Управление работой мультиплексора (выбор номера канала) осуществляется с помощью входного кода адреса. Например, для 4-канального мультиплексора необходим 2-разрядный управляющий (адресный) код, а для 16-канального — 4-разрядный код. Разряды кода обозначаются 1, 2, 4, 8 или А0, А1, А2, А5. Мультиплексоры бывают с выходом 2С и с выходом 3С. Выходы мультиплексоров бывают прямыми и инверсными. Выход 3С позволяет объединять выходы мультиплексоров с выходами других микросхем, а также получать двунаправленные и мультиплексированные линии. Некоторые микросхемы мультиплексоров имеют вход разрешения/запрета С (другое обозначение — S), который при запрете устанавливает прямой выход в нулевой уровень.

На рис. 5.12 показаны для примера несколько микросхем мультиплексоров из состава стандартных серий. В отечественных сериях мультиплексоры имеют код типа микросхемы КП. На схемах микросхемы мультиплексоров обозначаются буквами MS.

Рис. 5.12. Примеры микросхем мультиплексоров

Таблица 5.3. Таблица истинности 8-канального мультиплексора
Входы Выходы
-EZ Q -Q
X X X Z Z
D0 -D0
D1 -D1
D2 -D2
D3 -D3
D4 -D4
D5 -D5
D6 -D6
D7 -D7

В табл. 5.3 в качестве примера приведена таблица истинности одноразрядного 8-канального мультиплексора с выходами 3С (КП15).

В таблице сигналы на входах 0…7 обозначены D0…D7, прямой выход — Q, инверсный выход — –Q, Z — третье состояние выхода. При единице на входе –EZ оба выхода находятся в третьем состоянии. При нуле на входе –EZ выходной сигнал на прямом выходе повторяет состояние входного сигнала, номер которого задается входным кодом на входах 1, 2, 4. Сигнал на инверсном выходе противоположен по полярности сигналу на прямом выходе.

На рис. 5.13 приведена временная диаграмма работы 4-канального мультиплексора. В зависимости от входного кода на выход передается один из четырех входных сигналов. При запрещении работы на выходе устанавливается нулевой сигнал вне зависимости от входных сигналов.

Рис. 5.13. Временная диаграмма работы 4-канального мультиплексора с разрешением

Компараторы кодов

Микросхемы компараторов кодов (английское Comparator) применяются для сравнения двух входных кодов и выдачи на выходы сигналов о результатах этого сравнения (о равенстве или неравенстве кодов). На схемах компараторы кодов обозначаются двумя символами равенства: «= =». Код типа микросхемы компаратора кода в отечественных сериях — СП.

Примером такой микросхемы может служить СП1 — 4-х разрядный компаратор кодов, сравнивающий величины кодов и выдающий информацию о том, какой код больше, или о равенстве кодов (рис. 5.16).

Помимо восьми входов для сравниваемых кодов (два 4-х разрядных кода, обозначаемых А0…А3 и В0…В3), компаратор СП1 имеет три управляющих входа для наращивания разрядности (А>B, A<B, A=B) и три выхода результирующих сигналов (А>B, A<B, A=B). Для удобства на схемах управляющие входы и выходы иногда обозначают просто «>», «<» и «=». Нулевые разряды кодов (А0 и В0) — младшие, третьи разряды (А3 и В3) — старшие.

Рис. 5.16. 4-х разрядный компаратор кодов СП1 (два варианта обозначения)

Таблица истинности компаратора кодов (табл. 5.4) кажется на первый взгляд довольно сложной, но на самом деле все просто.

Если используется одиночная микросхема, то для ее правильной работы достаточно подать единицу на вход A = B, а состояния входов A<B и A>B не важны, на них можно подать как нуль, так и единицу. Назначение выходов понятно из их названия, а полярность выходных сигналов положительная (активный уровень — единица).

Таблица 5.4. Таблица истинности компаратора СП1
Входы сравниваемых кодов Входы наращивания Выходы
A3,B3 A2,B2 A1,B1 A0,B0 A>B A<B A=B A>B A<B A=B
A3>B3 X X X X X X
A3<B3 X X X X X X
A3=B3 A2>B2 X X X X X
A3=B3 A2<B2 X X X X X
A3=B3 A2=B2 A1>B1 X X X X
A3=B3 A2=B2 A1<B1 X X X X
A3=B3 A2=B2 A1=B1 A0>B0 X X X
A3=B3 A2=B2 A1=B1 A0<B0 X X X
A3=B3 A2=B2 A1=B1 A0=B0
A3=B3 A2=B2 A1=B1 A0=B0
A3=B3 A2=B2 A1=B1 A0=B0 X X
A3=B3 A2=B2 A1=B1 A0=B0
A3=B3 A2=B2 A1=B1 A0=B0

Одно из основных применений компараторов кодов состоит в селектировании входных кодов. В этом случае достаточно иметь информацию только о совпадении кодов на входах компаратора, а не о соотношении их величин. Интересующий нас код (эталонный) подается на один вход компаратора, а изменяющийся код (входной) — на другой вход. Используется только выход равенства кодов А = В.

Похожие статьи:

poznayka.org

Дешифраторы, шифраторы и преобразователи кодов

Шифратор (кодер, coder)- это цифровое устройство, подача сигнала на один из входов которого приводит к появлению на выходах кода, соответствующего номеру возбуждённого входа.

УГО и таблица истинности шифратора

Иначе говоря, Y0 = 1, когда возбуждены входы 1 либо 3 либо 5 либо 7. В свою очередь, Y1 = 1, когда возбуждены 2 либо 3 либо 6 либо 7. И, наконец, Y2 = 1, когда возбуждены входы 4 либо 5 либо 6 либо 7.

Дешифратор – это цифровое устройство, в котором каждой комбинации входных сигналов соответствует наличие сигнала на определенном выходе. Дешифраторы используются для сопряжения с цифровыми системами, а также в преобразователе кодов. Если дешифратор имеет N входов и 2N выходов, то он называется полным.

УГО дешифратора

 

 

 

 

 

 

 

 

 

 

 

Таблица истинности дешифратора

 

 

Преобразователи кодов.

Задачу преобразования N-разрядного кода в M-разрядный можно решить двумя способами:

  1. Сначала преобразовать N-разрядный код в десятичный с помощью дешифратора, а затем, с помощью шифратора представить в требуемом двоичном M-разрядном коде
  2. Преобразование одного кода в другой возможно и без предварительной дешифрации исходного кода, используя логическое устройство комбинационного типа, непосредственно реализующее данное преобразование.

Об авторе admin

Инженер. Окончил НГТУ по специальности «Радиосвязь, телевидение и радиовещание». С 2003 г. занимаюсь разработкой электронной начинки различных радиотехнических устройств и приборов.

logways.ru

Дешифраторы и шифраторы

Количество просмотров публикации Дешифраторы и шифраторы — 1003

Тема лекции 3. Функциональные узлы. Шифраторы и дешифраторы. Мультиплексоры и демультиплексоры. Компаратор.

Основные блоки ЦУ делятся на два базовых класса:

— комбинационные схемы или схемы без памяти ;

— последовательностные схемы (конечные автомаы или схемы с памятью).

К комбинационным схемам относятся шифраторы и дешифраторы, мультиплексоры и демультиплексоры, компараторы, одноразрядные сумматоры.

Дешифратор — это комбинационная схема, преобразующая код, подаваемый на входы, в сигнал на одном из выходов. В случае если на входы дешифраторов подаются двоичные переменные, то на одном из выходов дешифратора вырабатывается сигнал — 1, а на остальных — 0.

Шифратор выполняют функцию, обратную функции дешифраторов, ᴛ.ᴇ. при возбуждении одного из входов шифратора на его выходах образуется двоичный код, отображающий номер возбужденного входа. В общем случае двоичный код шифраторов имеет 2п входов и n выходов.

Система уравнений, описывающая работу дешифратора, имеет следующий вид:

где x1(i=0, n-1) — двоичные переменные на входах дешифратора; Рm(m=0,2n-1) выходы дешифратора. Для x=3 получим:

P0=210; P1=21x0; P2=2x10; P3=2x1x0;

P4=x210; P5=x21x0; P6=x2x10; P7=x2x1x0.

Отсюда видно, что для реализации одноступенчатого дешифратора на три входа достаточно иметь восœемь схем И. На рис. 3.1 представлен дешифратор на три входа на схемах И-НЕ.

Дешифратор с требуемыми входами и выходами должна быть получен из одноступенчатых дешифраторов путем их наращивания.

Рис. 3. 1. Структурная и логическая схемы дешифратора

Рис. 3.2. Структурная схема дешифратора на 32 выхода

На рис. 3.2 показана схема дешифратора на 32 выхода посредством трехвходовых стробируемых дешифраторов. На этой схеме старшие разряды x5, х4, х3 дешифрируются на первом дешифраторе при C=1. Единичные уровни с выхода этого дешифратора включают один из дешифраторов второй ступени по его стробирующему входу и дешифрируют три младших разряда входного слова.

Шифраторы выполняют функцию, обратную функции дешифраторов, ᴛ.ᴇ. при возбуждении одного из входов шифратора на его выходах образуется двоичный код, отображающий номер возбужденного входа. В общем случае двоичный код шифраторов имеет 2п входов и n выходов. Правило функционирования шифратора приведено в табл. 3.1.

Из таблицы имеем:

У0 = P1 + P3 + P5 + P7 + P9;

У1 = P2 + P3 + P6 + P7;

У2 = P4 + P5 + P6 + P7;

У 3 = P8 + P9;

На рис. 3.3 приведена схема шифратора, реализующая функции приведенной в табл. 3.1.

Таблица 3.1.

x9
 
x8 x7 x6 x5 x4 x3 x2 x1 x0 y3 Y2 Y1 y0






























































































































Рис. 3.3. Структурная и логическая схемы шифратора

referatwork.ru