Схема дешифратора – Шифратор и дешифратор

Шифратор и дешифратор

Дешифраторы

 

Линейный
или одноступенчатый дешифратор.

Дешифратор — это комбинационное
устройство, предназначенное для
преобразования параллельного двоичного
кода в унитарный, т.е. позиционный код.
Обычно, указанный в схеме номер вывода
дешифратора соответствует десятичному
эквиваленту двоичного кода, подаваемого
на вход дешифратора в качестве входных
переменных, вернее сказать, что
при подаче на вход устройства параллельного
двоичного кода на выходе дешифратора
появится сигнал на том выходе, номер
которого соответствует десятичному
эквиваленту двоичного кода.

Отсюда следует то, что в любой момент
времени выходной сигнал будет иметь
место только на одном выходе дешифратора.
В зависимости от типа дешифратора, этот
сигнал может иметь как уровень логической
единицы (при этом на всех остальных
выходах уровень логического 0), так и
уровень логического 0 (при этом на всех
остальных выходах уровень логической
1). В дешифраторах каждой выходной функции
соответствует только один минтерм, а
количество
функций определяется количеством
разрядов двоичного числа
.
Если дешифратор реализует все минтермы
входных переменных, то он называется
полным дешифратором (в качестве примера
неполного дешифратора можно привести
дешифратор двоично-десятичных чисел).

Рассмотрим
пример синтеза дешифратора (полного) 3
®
8, следовательно, количество разрядов
двоичного числа — 3, количество выходов
— 8.

Таблица
состояний дешифратора

 

Х3
Х2
Х1

Z0
Z1
Z2
Z3
Z4
Z5
Z6
Z7

0
0 0

0
0 1

0
1 0

0
1 1

1
0 0

1
0 1

1
1 0

1
1 1

1
0 0 0 0 0 0 0

0
1 0 0 0 0 0 0

0
0 1 0 0 0 0 0

0
0 0 1 0 0 0 0

0
0 0 0 1 0 0 0

0
0 0 0 0 1 0 0

0
0 0 0 0 0 1 0

  0
0 0 0 0 0 0 1

Как следует из
таблицы состояния, каждой функции
соответствует только один минтерм,
следовательно, не требуется минимизировать
эти функции (рис. 2.9).

Из
полученных уравнений и схемы дешифратора
следует, что для реализации полного
дешифратора на m входов (переменных)
потребуются n = 2m
элементов конъюнкции (количество входов
каждого элемента “И” равно m)и m элементов
отрицания.

Пирамидальные
дешифраторы.
Пирамидальные
дешифраторы позволяют реализовать
схему на базе только двухвходовых
элементов логического умножения
(конъюнкции). Рассмотрим пример реализации
дешифратора 3®8

 

        

   

Для
построения такого дешифратора потребуется
12 двухвходовых элементов 2И и три
инвертора. Пирамидальные дешифраторы
при больших количествах входных
переменных позволяют несколько упростить
конструкцию устройства, т.е. уменьшить
количество интегральных микросхем.

Промышленностью
стран СНГ, в том числе и России, выпускаются
различные модификации дешифраторов в
интегральном исполнении. Обозначение
дешифраторов на принципиальных схемах
показано на рис. 2.10.

 

 

     

    

Двухступенчатые
дешифраторы на интегральных микросхемах.
Пример дешифратора для пятиразрядного
двоичного кода. Каждый дешифратор
выполнен с управляющими входами,
объединенными конъюнктивно. При
выполнении условия конъюнкции на выходе,
номер которого соответствует десятичному
эквиваленту двоичного кода, появится
уровень логического “0”. В противном
случае все выходы находятся в состоянии
логической единицы (рис.2.11). Как следует
из рис. 2.11, пятиразрядный дешифратор,
имеющий 32 выхода, выполнен на базе
четырех дешифраторов с использованием
лишь одного дополнительного инвертора,
что достигнуто благодаря наличию входной
управляющей логики каждой интегральной
микросхемы. Нетрудно заметить, что
входная логика дешифраторов КР1533ИД7
позволяет реализовать функцию дешифратора
2®3 без дополнительных
элементов, а полного дешифратора 2®4
с использованием одного инвертора.

 

        

Дешифраторы и
шифраторы

Из микросхем
комбинационного типа при разработке
цифровых устройств широко используют
дешифраторы, их номенклатура довольно
разнообразна.

Микросхема
ИД- (рис. 79)
имеет четыре адресных входа 1, 2,4, 8, два
инверсных входа стробирования S,
объединенных по И, и 16 её выходов 0-15.
Если на обоих входах стробирования лог.
0, на том из выходов, номер которого
соответствует десятичному эквиваленту
входного кода (вход 1 — младший разряд,
вход 8 -старший), будет лог. 0, на остальных
выходах — лог. 1. Если хотя бы на одном из
входов стробирования S лог. 1, то независимо
от состояний входов на всех выходах
микросхемы формируется лог. 1.

Наличие двух входов
стробирования существенно расширяет
возможности использования микросхем.
Из двух микросхем ИД-, дополненных одним
инвертором, можно собрать дешифратор
на 32 выхода (рис. 80), дешифратор на 64

выхода собирается
из четырех микросхем ИД- и двух инверторов
(рис 81), а на 256 выходов — из 17 микросхем
ИД- (рис 82).

Микросхема
ИД4 (рис 83)
содержит два дешифратора на четыре
выхода каждый с объединенными адресными
входами и разделенными входами
стробирования Лог 0 на выходах первого
(верхнего по

схеме) дешифратора
формируется (аналогично ИД-) лишь при
наличии на обоих стробирующих входах
логического 0. Соответствующее условие
для второго дешифратора — наличие на
одном из его входов стробирования лог
1 (вывод 1), а на другом — лог 0 (вывод 2).
Такая структура микросхемы позволяет
использовать ее в различных вариантах
включения. На основе микросхемы ИД4
могут быть построены, в частности,
дешифраторы на восемь выходов с входом
стробирования (рис. 84) и на 16 выходов
(рис. 85). На девяти микросхемах ИД4 можно
собрать дешифратор на 64 выхода по схеме,
подобной на рис. 82.

Если дополнить микросхему ИД4 тремя
элементами 2И-НЕ, можно получить дешифратор
на десять выходов (рис. 86).

Микросхема
К555ИД5 (рис.
83) аналогична по функционированию ИД4,
но имеет выходы с открытым коллектором.

Описанные двоичные
дешифраторы являются полными: любому
состоянию адресных входов соответствует
нулевое состояние некоторого единственного
выхода. В ряде случаев, например при
двоично-десятичном представлении чисел,
удобно использовать неполные дешифраторы,

в которых число
выходов меньше числа возможных состояний
адресных входов. В частности,
двоично-десятичный дешифратор содержит
десять выходов и не меньше четырех
входов. На основе полного дешифратора
всегда можно построить неполный на
меньшее число входов.

Однако
ввиду широкого использования в устройствах
индикации двоично-десятичных дешифраторов
в состав серии К 155 специально включен
двоично-десятичный дешифратор
К155ИД1 с
высоковольтным выходом (рис. 87). Дешифратор
имеет четыре входа, которые могут
подключаться к выходам любого источника
кода 1-2-4-8, и десять выходов, которые
могут подключаться к катодам газоразрядного
цифрового или знакового индикатора

(анод последнего
через резистор сопротивлением 22…91 кОм
подключен к полюсу источника постоянного
или пульсирующего напряжения 200…300 В).

Схема подключения
дешифратора к микросхеме К155ИЕ4, включенной
в режим деления на 10 с кодом 1-2-4-6, приведена
на рис. 88.

Для подключения
микросхемы К155ИД1 к выходам декады на
микросхемах ТМ2 (см. рис. 19) или декады
по рис. 22 необходим дополнительный
элемент И, в качестве которого могут
быть использованы два любых маломощных
диода (рис. 89) или 1/4 часть интегральной
микросхемы ЛИ1.

Для подключения
выходов микросхемы К155ИД1 ко входам
других микросхем ТТЛ следует принять
дополнительные меры по согласованию
уровней, поскольку техническими условиями
на микросхему К155ИД1 гарантируется
выходное напряжение в состоянии лог. 0
не более 2,5 В, что превышает порог
переключения микросхем ТТЛ, составляющий
около 1,3 В. Практически выходное напряжение
микросхем К155ИД1 в состоянии 0 может быть
несколько выше или ниже порога
переключения,

поэтому для надежной
работы микросхемы-нагрузки в минусовую
цепь питания этой микросхемы следует
включить кремниевый диод. Такое включение
повысит порог переключения примерно
до 2 В, что обеспечит ее согласование с
дешифратором К155ИД1. Кроме того, поднимется
выходной уровень лог. 0 микросхемы
примерно до 0,9 В, что вполне достаточно
для нормальной работы последующих
микросхем.

На рис. 90 приведена
схема делителя частоты на 10 с переключаемой
в пределах 10…1,1 скважностью выходных
импульсов, иллюстрирующая описанные
выше правила согласования дешифратора
К155ИД1 с микросхемами ТТЛ.

Микросхема
К555ИД6 (рис.
91) — неполный дешифратор двоично-десятичного
кода 1-2-4-8. Как и микросхема К155ИД1, она
имеет четыре адресных входа 1,2,4,8, но ее
десять выходов 0-9 выполнены

по стандартной
схеме. При подаче на входы 1, 2 4,8 кода
чисел 0-9 на том выходе, номер которого
соответствует десятичному эквиваленту
входного кода, появляется лог. 0, на
остальных выходах -лог. 1: при входных
кодах, соответствующих числам 10-15, на
всех выходах — лог. 1.

Микросхема
ИД7 (рис. 92)
— дешифратор, имеющий три адресных входа
1,2,4, три входа стробирования S, два из
которых инверсные, и восемь инверсных
выходов. Лог. 0 на одном из выходов может
появиться лишь при единственном
разрешающем сочетании сигналов на
входах стробирования S — на инверсных
входах должен быть лог. 0, на прямом —
лог. 1. При всех других сочетаниях сигналов
на входах S на всех выходах микросхемы
-лог. 1. Сигнал лог. 0 при разрешающем
сочетании на входах появится на том
выходе дешифратора, номер которого
соответствует десятичному эквиваленту
кода, поданному на адресные входы 1, 2,
4.

Наличие трех входов
стробирования позволяет простыми
средствами объединять микросхемы для
наращивания разрядности дешифратора.
Три микросхемы ИД7 можно объединить в
дешифратор на 24 выхода без дополнительных
элементов (соединение микросхем DD1 -DD3
на рис. 93), четыре микросхемы и инвертор
— в дешифратор на 32 выхода (рис. 93). Дополнив
схему рис. 93 еще четырьмя микросхемами
ИД7 и инвертором, можно получить дешифратор
на 64 выхода.

Микросхема
ИД10 (рис. 94)
— дешифратор, по функционированию
соответствующий микросхеме К555ИД6, но
с выходами, выполненными с открытым
коллектором. Для микросхемы К555ИЛ10 в
состоянии лог. 0 ее выходной ток может
достигать

24 мА, в состоянии
лог. 1 на ее выход можно подавать напряжение
до 15 В. Для микросхемы К155ИД10 максимально
допустимое напряжение, которое можно
подвести к выходу, находящемуся в
состоянии лог. 1, также составляет 15 В.
Выходное напряжение лог. 0 при втекающем
токе 20 мА не более 0,4 В, при токе 80 мА — не
более 0,9 В. Указанные выходные параметры
позволяют применять микросхему К155ИД10
при построении распределителей с
релейными выходами (рис. 95).

При необходимости
увеличения числа выходов стробирование
микросхемы можно осуществлять по входу
8. Для примера на рис. 96 приведена схема
дешифратора на 64 выхода.

Отметим, что в
соответствии с рис. 96 можно при
необходимости соединять микросхемы
К155ИД1, К555ИД6.

Микросхема
КР531ИД14 (рис.
97) содержит два стробируемых дешифратора,
каждый с двумя адресными входами 1 и 2,
инверсным

входом стробирования
S и инверсными выходами 0-3. Как и в других
дешифраторах ТТЛ-серий, при разрешающем
лог. 0 на входе S лог. 0 появляется на том
выходе дешифратора, номер которого
соответствует десятичному эквиваленту
двоичного числа, поданному на адресные
входы 1 и 2. При лог. 1 на входе S на всех
выходах дешифратора также лог. 1.

Для получения
дешифраторов с большим числом выходов
можно соединять микросхемы в соответствии
с рис. 98.

Функцию, обратную
функции дешифраторов, выполняют
шифраторы.

Микросхема
ИВ1 —
приоритетный шифратор (рис. 99). Она имеет
восемь информационных входов 0-7 и вход
разрешения Е. Выходов у микросхемы пять
— три инверсных выходного кода 1,2,4; G
-признака подачи входного сигнала и Р
— переноса.

Если на всех
информационных входах микросхемы лог.
1, на выходах 1,2,4, G — лог. 1, на выходе Р —
лог. 0. При подаче лог. 0 на любой из
информационных входов 0-7 на выходах
1,2, 4 появится инверсный код, соответствующий
номеру входа, на который подан лог. 0, на
выходе G — лог. 0, что

является признаком
подачи входного сигнала, на выходе Р —
лог. 1, которая запрещает работу других
микросхем ИВ1 при их каскадном соединении.
Если лог. 0 будет подан на несколько
информационных входов микросхемы,
выходной код будет соответствовать
входу с большим номером.

Так работает
микросхема при подаче на вход Е лог. 0.
Если же на входе Е лог. 1 (запрет работы),
на всех шести выходах микросхемы лог.
1.

Две микросхемы
ИВ1 можно соединить по схеме рис. 100 для
получения приоритетного шифратора на
16 входов.

Если лог. 0 подан
на один из входов 0-7, на выходах DD3 появятся
младшие разряды прямого выходного кода,
на выходе G DD1 — лог. 0, определяющий разряд
8 выходного кода, на выходе Р — лог. 1,
являющаяся признаком подачи входного
сигнала. Если лог. 0 подать на один из
входов 8-15, лог. 1 с выхода Р DD2 запретит
работу DD1, младшие разряды на выходах
DD3 определяются микросхемой DD2, на выходе
8 выходного кода будет лог. 1.

Таким образом, с
выходов 1,2,4,8 устройства по схеме рис.
100 можно снять прямой код, соответствующий
номеру входа, на который подан лог. 0.

Микросхемы ИВ1
можно соединять для получения большего
числа входов. В этом случае выходы
переноса микросхем с большими номерами
следует соединить со входами запрета
микросхем с меньшими номерами, выходы
1, 2,4 следует через многовходовые элементы
И-НЕ подключить к выходам устройства —
это будут младшие разряды выходного
кода. Выходы G микросхем ИВ1 следует
соединить с входами 0-7 еще одной микросхемы
ИВ1, с выходов которой можно будет снять
старшие разряды кода и признак подачи
входного сигнала G (рис. 101). В схемах рис.
100 и 101 сохраняется свойство приоритетности
шифраторов — при одновременной подаче
лог. 0 на несколько входов выходной код
всегда соответствует входу с наибольшим
номером.

Микросхема
К555ИВ- (рис.
102) — приоритетный шифратор. Она имеет
девять инверсных входов 1-9 для подачи
кодируемого сигнала и четыре инверсных
выхода кода 1-2-4-8. В исходном состоянии
на всех входах и выходах лог. 1. При подаче
на любой из входов лог. 0 на выходах
1-2-4-8 формируется инверсный код номера
входа, на который подан лог. 0. Если лог.
0 подан сразу на несколько входов, код
на выходе соответствует наибольшему
номеру входа, на который подан лог. 0.

Основное назначение
микросхемы — преобразование номера
источника сигнала в код, например номера
нажатой кнопки. Для примера на рис. 103
показана схема квазисенсорного
переключателя на 10 положений, выходными
сигналами которого является код 1-2-4-8
нажатой и отпущенной кнопки (аналог
переключателя с взаимовыключением).

При включении
питания все триггеры микросхемы DD2
устанавливаются в 0, на выходах 1-2-4-8 код
1111, не соответствующий ни одной из
нажатых кнопок. Если нажать любую из 10
кнопок SB1 — SB10, на выходе микросхемы DD1
сформируется инверсный код нажатой
кнопки (для кнопки SB1 — 1111), этот код
поступит на информационные входы
микросхемы DD2. Ток через один из резисторов
R1 — R10, соответствующий нажатой кнопке,
включит транзистор VT1, на его коллекторе
появится лог. 0 на время нажатия кнопки.
Напряжение на левой обкладке конденсатора
С2 начнет уменьшаться и через время,

в течение которого
прекратится дребезг контактов кнопки,
достигнет порога переключения элемента
DD3.1. На выходе элемента DD3.1 появится лог.
1, на выходе DD3.2 — лог. 0. Изменение напряжения
на правой обкладке конденсатора
передается на вход элемента DD3.1, в
результате чего произойдет скачкообразное
переключение элементов микросхемы DD3
в противоположное состояние (рис. 104).
Изменение лог. 0 на выходе элемента DD3.3
на лог. 1 приведет к записи инверсного
кода с выходов микросхемы DD1 в триггеры
микросхемы DD2, на ее инверсных выходах
появится прямой код нажатой кнопки.

В момент отпускания
кнопки первое размыкание ее контактов
приведет к появлению лог. 1 на нижнем по
схеме входе элемента DD3.1, вся цепочка
элементов микросхемы DD3 переключится.
На время дребезга контактов кнопки лог.
1 на верхнем по схеме входе элемента
DD3,1 будет поддерживаться за счет
положительной обратной связи через
конденсатор С2. На выходе микросхемы
DD2 сохранится код нажатой кнопки. Если
при нажатой кнопке нажать еще одну,
выходной код не изменится, он будет
соответствовать первой из нажатых
кнопок. Код не изменится и при отпускании
кнопок. Если нажать одновременно (с
точностью до задержки, вносимой цепью
подавления дребезга DD3.1, DD3.2) две или
более кнопок, выходной код будет
соответствовать кнопке с большим
номером.

В схеме рис. 103 можно использовать и
микросхему (несколько микросхем) ИВ1, в
этом случае транзистор VT1 излишен.
Входной сигнал на схему подавления
дребезга необходимо будет подать с
выхода G микросхемы ИВ1.

studfiles.net

схема на 32 выхода, разновидности

В компьютеризированных системах управления, ЭВМ и цифровой технике одними из важнейших элементов построения электронных микросхем являются дешифраторы.

Так, дешифратор (или декодер) – это логическое комбинационное устройство, служащее для преобразования двойного двоичного кода в сигнал управления в десятичной системе исчисления на одном из выходов.

Принцип работы дешифратора

Обычно дешифратор имеет n-входов и 2n выходов, при этом n — разрядность дешифрируемого кода. Определенной комбинации на входе соответствует активный сигнал на одном из выходов, или при сигнале «00» — мы имеем «1» на нулевом выходе схемы; при «01» имеем — «1» на первом выходе, сигнал «10» трансформируется в 1 – на втором выходе и т.д. Другими словами, эти элементы схем могут преобразовывать двоичный код в различные системы исчисления (это может быть десятичная, шестнадцатеричная и пр.), поскольку все зависит от конкретной задачи, выполняемой микросхемой.

В стандартные типы дешифраторов входят модели на 4, 8 и 16 выходов, при этом на выходе — 2, 3 и 4 разрядов входного кода. Входы дешифраторов называют часто адресными, и на схемах нумеруют 1,2,4,8, при этом цифра соответствует весу двоичного кода. Сигнал на выходе 1,2,4,8 устанавливает номер активного выхода. С1,С2 – входы разрешения (или стробирования), которые работают с условием «и». Сигнал на этом входе сообщает о моменте срабатывания дешифратора. Также их можно использовать для увеличения разрядности логических устройств.

Основные разновидности дешифратора

Существует несколько разновидностей дешифраторов:

— прямоугольные;

— матричные;

— пирамидальные.

Матричные являются типовыми, наиболее простыми разновидностями дешифраторов, на их основе строятся различные более сложные схемы. В прямоугольных реализуется ступенчатая дешифрация. Входной сигнал условно разбивается на группы, каждая из которых обрабатывается отдельными матричными дешифраторами. На последующих ступенях дешифрации (второй, третьей и т.п.) формируется произведение полученных сигналов. Главным преимуществом пирамидальных дешифраторов считается простота наращивания числа входов, а недостатком – аппаратная неизбыточность.

Особенности дешифраторов

Выпускают дешифраторы по виду интегральных микросхем. К примеру, К500ИД162М – позволяет трансформировать двоичный код в восьмеричный. Другие типы дешифраторов могут преобразовывать двоичное исчисление в десятеричное (К176ИД1 и К155ИД1). Отечественной промышленностью выпускаются дешифраторы со счетчиками, они позволяют управлять семисегментными цифровыми индикаторами. На микросхемах их обычно обозначают буквенным сочетанием ДИ.

pue8.ru

Шифраторы, дешифраторы и преобразователи кодов: схемы, принцип работы

Логические устройства разделяют на два класса: комбинационные и последовательностные.

Устройство называют комбинационным, если его выходные сигналы в некоторый момент времени однозначно определяются входными сигналами, имеющими место в этот момент времени.

Иначе устройство называют последовательностным или конечным автоматом (цифровым автоматом, автоматом с памятью). В последовательностных устройствах обязательно имеются элементы памяти. Состояние этих элементов зависит от предыстории поступления входных сигналов. Выходные сигналы последовательностных устройств определяются не только сигналами, имеющимися на входах в данный момент времени, но и состоянием элементов памяти. Таким образом, реакция последовательностного устройства на определенные входные сигналы зависит от предыстории его работы.

Среди как комбинационных, так и последовательностных устройств выделяются типовые, наиболее широко используемые на практике.

Шифраторы

Шифратор — это комбинационное устройство, преобразующее десятичные числа в двоичную систему счисления, причем каждому входу может быть поставлено в соответствие десятичное число, а набор выходных логических сигналов соответствует определенному двоичному коду. Шифратор иногда называют «кодером» (от англ. coder) и используют, например, для перевода десятичных чисел, набранных на клавиатуре кнопочного пульта управления, в двоичные числа.

Если количество входов настолько велико, что в шифраторе используются все возможные комбинации сигналов на выходе, то такой шифратор называется полным, если не все, то неполным. Число входов и выходов в полном шифраторе связано соотношением n= 2m, где n— число входов, m— число выходов.

 Так, для преобразования кода кнопочного пульта в четырехразрядное двоичное число достаточно использовать лишь 10 входов, в то время как полное число возможных входов будет равно 16 (n = 24 = 16), поэтому шифратор 10×4 (из 10 в 4) будет неполным. 

Рассмотрим пример построения шифратора для преобразования десятиразрядного единичного кода (десятичных чисел от 0 до 9) в двоичный код. При этом предполагается, что сигнал, соответствующий логической единице, в каждый момент времени подается только на один вход. Условное обозначение такого шифратора и таблица соответствия кода приведены на рис. 3.35.


Используя данную таблицу соответствия, запишем логические выражения, включая в логическую сумму те входные переменные, которые соответствуют единице некоторой выходной пере­менной. Так, на выходе у1 будет логическая «1» тогда, когда логическая «1» будет или на входе Х1,или Х3, или Х5, или Х7, или X9, т. е. у1 = Х1+ Х3+ Х5+ Х7+X9

Аналогично получаем у2 = Х2 + Х3 + Х6 + X7 у3 = Х4 + Х5 + Х6 + Х7 у4 = Х8 + X9

Представим на рис. 3.36 схему такого шифратора, используя элементы ИЛИ.
На практике часто используют шифратор с приоритетом. В таких шифраторах код двоичного числа соответствует наивысшему номеру входа, на который подан сигнал «1», т. е. на приоритетный шифратор допускается подавать сигналы на несколько входов, а он выставляет на выходе код числа, соответствующего старшему входу.

Рассмотрим в качестве примера (рис. 3.37) шифратор с приоритетом (приоритетный шифратор) К555ИВЗ серии микросхем К555 (ТТЛШ).

Шифратор имеет 9 инверсных входов, обозначенных через PRl, …, PR9 . Аббревиатура PR обозначает «приоритет». Шифратор имеет четыре инверсных выхода Bl, …, B8 . Аббревиатура B означает «шина» (от англ. bus). Цифры определяют значение активного уровня (нуля) в соответствующем разряде двоичного числа. Например, B8 обозначает, что ноль на этом выходе соответствует числу 8. Очевидно, что это неполный шифратор.

Если на всех входах — логическая единица, то на всех выходах также логическая единица, что соответствует числу 0 в так называемом инверсном коде (1111). Если хотя бы на одном входе имеется логический ноль, то состояние выходных сигналов определяется наибольшим номером входа, на котором имеется логический ноль, и не зависит от сигналов на входах, имеющих меньший номер.

Например, если на входе PR1 — логический ноль, а на всех остальных входах — логическая единица, то на выходах имеются следующие сигналы: В1 − 0, В2 − 1, В4 − 1, В8 − 1, что соответствует числу 1 в инверсном коде (1110).

Если на входе PR9 логический ноль, то независимо от других входных сигналов на выходах имеются следующие сигналы: В1 − 0 , В2 − 1 , В4 − 1, В8 − 0, что соответствует числу 9 в инверсном коде (0110).

Основное назначение шифратора — преобразование номера источника сигнала в код (например, номера нажатой кнопки некоторой клавиатуры).


Дешифраторы

Называется комбинационное устройство, преобразующее n-разрядный двоичный код в логический сигнал, появляющийся на том выходе, десятичный номер которого соответствует двоичному коду. Число входов и выходов в так называемом полном дешифраторе связано соотношением m= 2n, где n- число входов, а m— число выходов. Если в работе дешифратора используется неполное число выходов, то такой дешифратор называется неполным. Так, например, дешифратор, имеющий 4 входа и 16 выходов, будет полным, а если бы выходов было только 10, то он являлся бы неполным.

Обратимся для примера к дешифратору К555ИД6 серии К555 (рис. 3.38).


Дешифратор имеет 4 прямых входа, обозначенных через А1, …, А8. Аббревиатура A обозначает «адрес» (от англ.address). Указанные входы называют адресными. Цифры определяют значения активного уровня (единицы) в соответствующем разряде двоичного числа. Дешифратор имеет 10 инверсных выходов Y0, …, Y9. Цифры определяют десятичное число, соответствующее заданному двоичному числу на входах. Очевидно, что этот дешифратор неполный.

Значение активного уровня (нуля) имеет тот выход, номер которого равен десятичному числу, определяемому двоичным числом на входе. Например, если на всех входах — логические нули, то на выходе Y0 — логический ноль, а на остальных выходах — логическая единица. Если на входе А2 — логическая единица, а на остальных входах — логический ноль, то на выходе Y2 — логический ноль, а на остальных выходах — логическая единица. Если на входе — двоичное число, превышающее 9 (например, на всех входах единицы, что соответствует двоичному числу 1111 и десятичному числу 15), то на всех выходах — логическая единица.

Дешифратор — одно из широко используемых логических устройств. Его применяют для построения различных комбинационных устройств.

Рассмотренные шифраторы и дешифраторы являются примерами простейших преобразователей кодов.

Преобразователи кодов

В общем случае, называют устройства, предназначенные для преобразования одного кода в другой, при этом часто они выполняют нестандартные преобразования кодов. Преобразователи кодов обозначают через X/Y.

Рассмотрим особенности реализации преобразователя на примере преобразователя трехэлементного кода в пятиэлементный. Допустим, что необходимо реализовать таблицу соответствия кодов, приведенную на рис. 3.39.


Здесь через N обозначено десятичное число, соответствующее входному двоичному коду. Преобразователи кодов часто создают по схеме дешифратор — шифратор. Дешифратор преобразует входной код в некоторое десятичное число, а затем шифратор формирует выходной код. Схема преобразователя, созданного по такому принципу, приведена на рис. 3.40, где использован матричный диодный шифратор. Принцип работы такого преобразователя довольно прост. Например, когда на всех входах дешифратора логический «О», то на его выходе 0 появляется логическая «1», что приводит к появлению «1» на выходах у4 и у5, т. е. реализуется первая строка таблицы соответствия кодов.

Промышленность выпускает большое число шифраторов, дешифраторов и преобразователей кодов, таких как дешифратор 4×16 со стробированием (К555ИДЗ), преобразователь кода для управления светодиодной матрицей 7×5 (К155ИД8), преобразователь кода для управления шкальным индикатором (К155ИД15) и др.

pue8.ru

2.6 Синтез схем дешифраторов

Дешифраторами
называются логические схемы, имеющие
m
входов и n
выходов, в которых определенным
комбинациям сигналов на входных шинах
однозначно соответствует появление
единичного сигнала на одной из выходных
шин. На остальных выходных шинах при
этом должны быть нули.

Между
количеством входных шин и количеством
выходных шин должна быть следующая
связь

2m
n
(2.11)

Если
2m
= n,
то такой дешифратор называется полным.
Таким образом, полный дешифратор
представляет собой (m,
2m)
— полюсник.

Условные
обозначения дешифраторов приведены на
рис. 2.29.

Рисунок
2.29 — Условные графические обозначения
схем дешифраторов

Входы
помечаются десятичными числами,
изображающими двоич­ные веса позиций
кода. Выходы нумеруются десятичными
эквивален­тами соответствующих им
входных кодовых комбинаций рис. 2.29а.
Широкое применение находят дешифраторы,
на входы которых пода­ются не только
прямые, но и инверсные входные сигналы.
Условное обозначение такого дешифратора
с парафазными входами приведены на рис.
2.296. В случае, когда входные сигналы
являются потенциаль­ными, а выходные
должны быть импульсными, применяется
потен­циально-импульсный дешифратор.
Буквой С на этом рисунке (2.29в) обозначен
импульсный вход считывания информации.

Одним
из наиболее важных узлов являются
дешифраторы, форми­рующие рабочий
сигнал на один из своих выходов в
зависимости от комбинаций сигналов на
входах. Например, выбор требуемой
абонентской линии, выбор свободной
соединительной линии по информации о
номере направления и состоянии линии
и т.д. Кроме того, дешифраторы широко
используются в устройствах вывода
информации из ЭВМ и других цифровых
устройствах визуализации и документирования
алфавитно-цифровой информации.

Рисунок
2.30 — Схема приемной телеграфной аппаратуры

Дешифратор
– это избирательная схема, переводящая
двоичный код в однопозиционный.
Необходимость дешифратора в устройствах
управления связана с тем, что управляющая
информация в устройс­твах управления
(код узла коммутации, абонентский номер
функцио­нального блока УУ, номер
ячейки памяти и т.п.) задается компакт­ным
способом в виде многоразрядного двоичного
числа, а управле­ние тем или иным
функциональным блоком, выборка числа
из ячейки
запоминающего
устройства и т.п., связаны с выработкой
сигнала на соответствующей шине.

На
рис. 2.30 приведена приемная часть
телеграфного аппарата, которая
обеспечивает дешифрацию зарегистрированной
кодовой комбинации.

Существует
три основных способа построения
дешифраторных схем: линейный, пирамидальный
(многоступенчатый) и прямоугольный.

Рассмотрим
принципы их построения и дадим
сравнительные характеристики.

Линейный дешифратор

Для
случая четырех входов таблица истинности,
описывающая функционирование полного
дешифратора приведена в табл. 2.5.

Таблица
2.5

Х1

Х2

Х3

Х4

Р0

Р1

Р2

Р3

Р4

Р5

Р6

Р7

Р8

Р9

Р10

Р11

Р12

Р13

Р14

Р15

0

0

0

0

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

0

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

0

0

0

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

1

0

0

0

1

0

0

0

0

0

0

0

0

0

0

0

0

0

1

0

0

0

0

0

0

1

0

0

0

0

0

0

0

0

0

0

0

0

1

0

1

0

0

0

0

0

1

0

0

0

0

0

0

0

0

0

0

0

1

1

0

0

0

0

0

0

0

1

0

0

0

0

0

0

0

0

0

0

1

1

1

0

0

0

0

0

0

0

1

0

0

0

0

0

0

0

0

1

0

0

0

0

0

0

0

0

0

0

0

1

0

0

0

0

0

0

0

1

0

0

1

0

0

0

0

0

0

0

0

0

1

0

0

0

0

0

0

1

0

1

0

0

0

0

0

0

0

0

0

0

0

1

0

0

0

0

0

1

0

1

1

0

0

0

0

0

0

0

0

0

0

0

1

0

0

0

0

1

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

0

0

0

1

1

0

1

0

0

0

0

0

0

0

0

0

0

0

0

0

1

0

0

1

1

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

0

1

1

1

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

Соответствующая
этой таблице совокупность функций
выходов имеет вид

P0(V)
=
1234;
P5(V)
=
1234;
P10(V)
=
1234;

P1(V)
=
1234;
P6(V)
=
1234;
P11(V)
=
1234;

P

(2.12)

2(V)
=
1234;
P7(V)
=

1234;
P12(V)
=
1234;

P3(V)
=
1234;
P8(V)
=
1234;
P13(V)
=
1234;

P4(V)
=
1234;P9(V)
=
1234;
P14(V)
=

1234;

P15(V)
=
1234.

где
V
=
(X1,
X2,
X2,
X2).

Эта
совокупность является минимальной, так
как
для каждой
функции
Pi(V)
(i
= 0÷15)
карта
Карно содержит только
одну
«1», поэтому, соответствующий ей
терм и является минимальной
формой,
В соответствии с соотношениями 2.12
дешифратор может быть реализован как
2m
(m
=
4) независимых схем (рис.2.31), каждая из
кото­рых формирует сигнал на одном
выходе. Такой дешифратор назы­вается
одноступенчатым или линейным.

Рисунок
2.31 — Схема линейного дешифратора

Выражение
(2.12) можно реализовать в базисе И-НЕ,
либо в базисе ИЛИ-НЕ.

Если
число входов m
и число выходов n
дешифратора связаны соотношением n
< 2m,
то некоторые входные наборы будут не
опре­делены и дешифратор называется
неполным.
Примером
неполного дешифратора является дешифратор
преобразования двоичного кода 8421 в код
«1 из 10». В этом случае 6 из 16 входных
наборов не определены. Поэтому имеется
возможность произвольным доопределением
карт Карно и минимизировать ряд входных
функций деши­фратора. При этом
необходимо отметить, что в минимизированном
варианте дешифратора не допускается
подача на его вход всех возможных наборов
кода 8421, так как в этом случае может
одно­временно появиться 1 на двух
входах. Например, при подаче на вход
дешифратора кода 1011 одновременно
появляются логические 1 на двух выходах
P3(V)
и P9(V).
Таким образом, если на вход десятичного
дешифратора будут подаваться только
наборы от 0 до 9, можно использовать
минимизированный вариант дешифратора,
в противном случае, и именно при подаче
на вход дешифратора любых из 2m
комбинаций, упрощение схемы дешифратора
недопустимо и каждая из выходных функций
должна быть определена полным набором
входных переменных, при этом входные
наборы от 10 до 15 не возбуждают ни один
из его выходов

P0(V)
= P1(V)
= … = P9(V)
= 0.

Линейные
схемы дешифратора обеспечивают
одноступенчатое дешифрирование входных
m-разрядных
кодов с помощью m-входных
логических элементов. Основным
достоинством линейных дешифра­торов
является минимальная задержка сигналов,
определяется временем распространения
их в логических элементах. При реализации
линейного дешифратора для m
переменных требуется (m
— 1)2m
двухвходовых элементов «И». Эти
схемы дешифраторов используются в
наиболее быстродействующих цифровых
системах. Однако с ростом разрядности
входного кода m
быстро нарастает нагрузка каждого из
входов и количество корпусов ИМС для
реализации дешифратора. Линейная
структура обычно используется для
построения дешифраторов при m
≤ 4.

Если
число входов m
> 4, то с целью уменьшения количества
корпусов ИМС дешифраторы выполняются
по многоступенчатой пирамидальной
схеме.

studfiles.net

Дешифраторы

Дешифраторы

Дешифратор– комбинационная
логическая схема, у которой каждой
комбинации ее входных сигналов
соответствует только один избранный
выход системы.

Иногда называют декодерами – т. е.
устройствами, распознающими (декодирующими)
входные кодовые комбинации.

Избранным считают тот выход дешифратора,
на котором при данной комбинации входных
сигналов формируется активный уровень
выходного сигнала. Выходы дешифратора
могут быть прямые либо инверсные.

Число входов дешифратора равно
числу двоичных разрядов во входных
кодовых комбинациях.

Число выходовравно числу возможных
входных кодовых комбинаций сигналов.

Дешифратор, который имеет

входов и
выходов, называютполным.

Функционирование полного дешифратора
описывается системой, состоящей из
двоичных логических функций:

. . . . . . . . . . . . . . . .

– функции, реализуемые на соответствующих
выходах дешифратора

– двоичные логические переменные,
поступающие на входы дешифратора

Условное графическое изображение
дешифратора:

В левом поледаны двоичные веса
входных сигналов,
комбинации которых образуют двоичные
коды (числа).

В центральном поле
– (decoder).

В правом поле– порядковые номера
выходов дешифратора.

Дешифратор, имеющий

входов и
выходов называется полным, если же у
дешифратора
входов, а выходов меньше, чем,
то такой дешифратор называется неполным.

Примернеполного дешифратора –
преобразователь двоичного кода в код
управления десятичным индикатором
(дешифраторы 4*10).

Дешифратор может быть синхронным и
асинхронным.

Синхронный (тактируемый) выполняет свои
функции только при наличии активного
уровня сигнала на синхровыходе.

Кроме того,
может иметь еще и вход разрешения,
активный уровень сигнала на котором
разрешает работу дешифратора (этот вход
позволяет работать в режиме демультиплексра
– вход разрешенияпри этом используют для приема данных).

. . . . . . . . . . . . . . . .

с входом синхронизациис входом разрешения

и входом синхронизации

Логическая
структура дешифратора

Пример синхронного дешифратора 2*4 на
элементах
.

Функционирование описывается следующей
системой логических функций:

Дешифратор-демультиплексор

Это дешифратор, который наряду с его
обычными входами и выходами имеет входы
демультиплексирования, предназначенные
для приема данных, либо для разрешения
выполнения операции дешифрования.

– входы демультиплексирования,
объединенные функцией логического
умножения.

Таблица истинности

Входные сигналы

Выходные сигналы

0

0

1

1

0

1

0

1

1

1

1

1

0

1

0

0

0

0

0

1

0

0

0

0

0

1

0

0

0

0

0

1

0

Сдвоенные
дешифратры-демультиплексоры

В таких
имеется две группы выходов: группаи группа выходов.

Для каждой группы указанных выходов
разрешение на избрание одного из выходов
группы
получаютдополнительных
входов демультиплексирования:

При этом выходы выбора
иявляются общими дляи
группы выходов дешифратора.

Методы построения
многоканальных дешифраторов

Наиболее распространенными являются
следующие методы наращивания числа
каналов дешифраторных схем:

  1. каскадное соединение дешифраторов.

  2. применение дополнительной входной
    лычки, объединяющей несколько ИМС
    дешифраторов в однокаскадную
    многоканальную дешифраторную схему.

  3. матричное построение дешифраторной
    схемы.

Каскадное
соединение дешифраторов

В первом каскаде работает
,
на входы которого подаются старшие
разряды.
Второй каскад включает.
На входы каждого извторого каскада поданы младшие разряды.
Выходысоединены с синхровходами,
т. е.управляет
их работой.

Число каскадов дешифраторной схемы:

Где
– число выходных линий.

– число выходов ИМС.

Количество ИМС в выходном каскаде:

Количество ИМС в каждом из предыдущих
каскадов соответственно равно:

Где
– числов
последующем каскаде.

Оценка быстродействия определяется по
времени задержки распространения
по самому длинному пути.

– для идентичных,
где– среднее время задержки распространения
сигнала в ИМС.

Применение
дополнительной входной логики

Дополнительный метод обеспечивает
построение многоканальной линейной
(однокаскадной) дешифраторной схемы.

Для этого дополнительно используют 4
инвертора, образующие дополнительную.
Входную логику и сдвоенные
дешифраторы-демультиплексоры
.

На входы схемы поступает четырех
разрядный двоичный код
,
подлежащий декодированию.

В качестве дополнительных входов выбора
используют входы демультиплексирования
и,
на которые подаю старшие разрядыдекодируемого числа с использованием
дополнительной входной логики.

Для
:для

Окончательное избрание выхода в группе
осуществляется кодом младших разрядов
числа

Максимальное число входных линий:

Где
– для сдвоенных.

– для несдвоенных.

– количество входов выбора

– число входов демультиплексирования

Матричное
построение дешифраторных схем

Особенностью построения матричных схем
является то, что выходная ступень
образована двухвходовыми логическими
элементами И.

Входной четырехразрядный двоичный код
поступает на входы дешифраторов
и,
образующих первую ступень дешифратора.
Старшие разряды– дешифруются,
а код младших разрядовнезависимо друг от друга.

Входы логических элементов И подключают
к выходным линиям дешифраторов
и.

Число выходных каналов дешифраторной
схемы
:

Здесь
и– число выходов дешифраторовисоответственно.

;

Где
и– число двоичных разрядов, поданных на
входы дешифраторовисоответственно ().

studfiles.net

_21Л_Шифраторы и дешифраторы

Шифраторы

Шифратор
преобразует сигнал, поданный только на
один входной провод, в параллельный
двоичный код на выходах шифратора.
Шифратор также называют кодером (CD).
Подача
сигнала на один из входов шифратора
приводит к появлению на выходах двоичного
кода, соответствующего номеру возбужденного
входа.

В
отечественных схемах шифраторы
обозначаются буквами ИВ, например
К555ИВ1.

Шифратор
называется полным, если он имеет 2п
входов
и п
выходов.
Примером может служить шифратор на
рис.1, который преобразует номер
возбужденного входа в двоичное число.
На все входы такого шифратора, кроме
одного, подаются нули, а на выбранный
ход поступает единица. На выходах
шифратор получаем само число в двоичном
параллельном коде.

Рис.1

Часто
шифраторы используются для преобразования
десятичных чисел в двоичную систему
счисления. Входов при этом требуется
только 10, а выходов п=4.
Здесь число входов меньше 2п.
Шифраторы, у которых число входов меньше
2п,
называют неполными шифраторами. Например,
десятичный шифратор на рис.2, при
возбуждении одного из 10 входов формирует
на выходах двоичный код номера возбужденной
входной линии. Так, при подаче сигнала
на вход х9
на
выходах появится код 1001. Выходы такого
шифратора обозначаются весами
соответствующих разрядов.

Рис.2

Для
реализации шифратора рис.2 удобно
использовать наборы из логических схем
ИЛИ, но сначала следует составить таблицу
истинности.

Таблица
истинности десятичного шифратора

Этой
таблице соответствует схема на элементах
ИЛИ, показанная на рис.3.

Рис.
3

В
ТТЛ микросхемах используются шифраторы
8 — 3(ИВ1, ИВ2), 10 — 4 (ИВЗ). Помимо информационных
входов, шифраторы содержат дополнительные,
обеспечивающие разрешение ввода и
вывода. Дополнительные входы обеспечивают
синхронный режим работы, а также позволяют
проводить наращивание шифраторов.

Дешифраторы

Дешифратор
преобразует код, поступающий на его
входы, в сигнал только на одном из его
выходов, т.е. двоичные дешифраторы
преобразуют двоичный код в код «1 из N».
Активным всегда является только один
выход дешифратора, причем номер этого
выхода однозначно определяется входным
кодом.

На
принципиальных схемах в условном
обозначении дешифраторов ставятся
буквы DC
(от
английского Decoder)
(рис.4).
Входы дешифраторов обозначаются
двоичными весами 1-2-4-8. В отечественных
микросхемах маркировка дешифраторов
содержит две буквы ИД, например, К555ИД4,
564ИД5.

Рис.4

В
стандартные серии микросхем входят
дешифраторы на 4 выхода (2 разряда входного
кода), на 8 выходов (3 разряда входного
кода), на 16 выходов (4 разряда входного
кода), двоично-десятичный дешифратор
(ИД6). Они обозначаются 2-4, 3-8, 4-16, 4-10.
Имеются дешифраторы управления различного
типа светоизлучающими индикаторами.

Дешифраторы
при относительно малом числе элементов
и несложной внутренней структуре имеют
большое число внешних выходных выводов.
Поэтому не изготавливают дешифраторов
с более, чем 4 информационными входами.
Увеличение числа выходов осуществляется
путем наращивания разрядности (рис. 5).

Рис.
5

Выходы
дешифратора первой ступени подключают
к стробирующим входам С разрешения/запрета
работы дешифраторов второй ступени. Из
дешифраторов второй ступени активным
будет только один выход только одного
из дешифраторов.

При
использовании на второй ступени
дешифраторов 3-8 получаем устройство с
24 выходами.

Преобразователи
кодов

На
основе каскадного включения дешифратора
и шифратора (рис.6) можно строить различные
схемы: преобразования кодов: формирователи
произвольных логических функций,
преобразователи из одной системы
счисления в другую, схемы управления
различными индикаторными устройствами
и т. д. Для реализации нужного закона
преобразования необходимо соответствующим
образом подобрать соединения выходов
дешифратора со входами шифратора.

Рис.6

На
функциональных схемах преобразователи
кодов обозначаются X/Y.
Пример
обозначения преобразователя с
пятиразрядным входным и шестиразрядным
выходным кодами представлен на рис.7.
Вход
ЕО
является
входом разрешения выхода.

Рис.7

Часто
используемым преобразователем кодов
является преобразователь двоично-десятичного
кода в код семисегментного индикатора.
Рассмотрим пример управления семисегментным
светодиодным либо жидкокристаллическим
индикатором (рис.8).

Рис.8

Такие
индикаторы при различных комбинациях
светящихся элементов высвечивают цифры
от 0 до 9. Для цифры 0 необходимо погасить
сегмент g,
а
остальные должны светится. Для цифры 1
— светятся сегменты b
и с;
сегменты
a,
d,
e,
/,
g
погашены
и т. д. Сегмент будет гореть, если на него
будет подано напряжение логического
нуля. Сегмент будет погашен, если на
него будет подано напряжение логической
единицы. Это соответствует подключению
общего для всех сегментов электрода к
напряжению питания.

Запишем
таблицу истинности для данного
преобразования кодов.

Таблица
преобразования десятичного кода в
семисегментный

Такой
преобразователь легко синтезировать
с использованием каскадно включенных
четырехвходового дешифратора и шифратора
кодов с семью выходами. Дешифратор
преобразует двоичный код в номер
выбранного проводника (одного из десяти),
а шифратор по номеру входа вырабатывает
код управления сегментами.

studfiles.net

Применение шифраторов и дешифраторов | HomeElectronics

Всем доброго времени суток! В предыдущих постах я рассказывал про триггеры, регистры и счётчики, которые составляют отдельный класс микросхем называемых последовательными или последовательностными. С сегодняшнего поста будет вестись рассказ о комбинационных типах микросхем, к которым относятся дешифраторы, шифраторы, компараторы кодов, мультиплексоры и некоторые другие.

Комбинационные микросхемы, как ясно из названия представляют собой комбинацию из простых логических микросхем, но в отличие от последовательностных они не обладают памятью и их выходные сигналы никак не зависят от комбинации предыдущих входных сигналов. Первые комбинационные микросхемы, которые мы рассмотрим в этом посте, являются дешифраторы и шифраторы.

Микросхемы дешифраторы

Функция микросхем дешифраторов, как понятно из названия, состоит в том, чтобы преобразовывать входной двоичный код в номер выходного сигнала, количество которых соответствует количеству состояний двоичного кода, то есть 2N, где N – количество разрядов двоичного кода (количество информационных входов дешифратора). Для обозначения микросхем дешифраторов введён специальный суффикс ИД, например, К555ИД7, а на обозначениях микросхем на принципиальных схемах ставят буквы DC.

В стандартных сериях микросхем существуют дешифраторы на 4, 8 или 16 выходов, соответственно они имеют 2, 3 или 4 входа. Ещё различия между микросхемами включают в себя входы управления и типы выходов микросхем (обычный 2С выход или выход с общим коллектором ОК). Входы дешифраторов обычно обозначают цифрами, которым соответствует вес разряда двоичного числа (1, 2, 4 или 8), а выходы также обозначают цифрами (1, 2, 3 и т.д.). Для примера рассмотрим несколько микросхем дешифраторов: К555ИД14, К555ИД7, К555ИД3.


Микросхемы дешифраторы: слева направо К555ИД14, К555ИД7, К555ИД3.

Данные микросхемы являются стандартными дешифраторами, которые имеют информационные входы 1, 2, 4, 8, входы разрешения С1, С2, С3, объединённые по функции И, а также выходы от 0 до 15. Различие между данными микросхемами состоит в количестве входов и выходов.

Микросхема К555ИД14 представляет собой сдвоенный двоичный дешифратор, каждая половина имеет два информационных входа 1, 2, вход разрешения С и четыре выходных вывода, имеет второе название дешифратор 2 – 4. Микросхема К555ИД7 имеет соответственно три информационных входа, три входа разрешения объединенных по И и восемь выходов, второе название дешифратор 3 – 8. К555ИД3 имеет второе название дешифратор 4 – 16 и имеет четыре информационных входа, два входа разрешения и шестнадцать выходов. Работу данных микросхем можно описать таблицей истинности.

ВходыВыходы
С210123
1ХХ1111
0000111
0101011
0011101
0111110

Таблица истинности дешифратора 2 – 4 (К555ИД14).

Микросхемы дешифраторы имеют несколько типичных сфер применения. Во первых это непосредственное дешифрирование входных кодов, при этом входы С используются как стробирующие. В таком случае номер активного выхода показывает, какой код поступил на входы. Второй сферой применения является селекция кодов. В этом случае сигнал на следующий каскад цифрового устройства поступает только с одного из выходов дешифратора и когда на входные выводы поступает нужный нам код, об этом свидетельствует появление низкого логического уровня на соответствующем выходе. Ещё одним из применений дешифратора является мультиплексирование линий когда поступающий код на входе определяет номер линии на выходе.

Микросхемы шифраторы

Микросхемы шифраторы применяются значительно реже, чем дешифраторы. Они имеют обозначение на схемах буквами CD, а в названии микросхем имеют суффикс ИВ. Как понятно из названия они выполняют функцию обратную микросхемам дешифраторов и обычно имеют от 4 до 16 (чаще всего 8) информационных входов, от 2 до 4 выходов (чаще всего 3) и несколько стробирующих (разрешающих) входов и выходов. Типичными представителями данных типов микросхем являются микросхемы К555ИВ1 и К555ИВ3 которые изображены ниже.


Микросхемы шифраторы: слева направо К555ИВ1, К555ИВ3.

Микросхема К555ИВ1 является шифратором и содержит 8 информационных входов и три выхода, а также вход разрешения EI, выход признака прихода любого входного сигнала GS и выход переноса ЕО, для объединения нескольких шифраторов. Работа данного шифратора разрешается только при низком логическом уровне на входе EI, а при высоком уровне на нём на всех выходах устанавливается уровень логической единицы. В случае отсутствия каких-либо сигналов на входах на выходе GS вырабатывается логическая единица, а на выходе ЕО логический нуль. Запишем таблицу истинности для данной микросхемы.

ВходыВыходы
EI01234567GS421EO
1XXXXXXXX11111
01111111111110
0XXXXXXX000001
0XXXXXX0100011
0XXXXX01100101
0XXXX011100111
0XXX0111101001
0XX01111101011
0X011111101101
00111111101111

Таблица истинности шифратора К555ИВ1.

Наиболее часто шифраторы применяют для сокращения количества сигнальных линий, что очень удобно при передачи сигналов на большие расстояния, но при этом, входные сигналы не должны приходить одновременно на все входы. Наличие у шифратора дополнительных входных и выходных линий позволяет объединить их для увеличении разрядности шифратора, но только с помощью дополнительных логических элементов.

Скажи спасибо автору нажми на кнопку социальной сети

www.electronicsblog.ru