Таблица истинности 2и не – Моделирование цифровых устройств с использованием пакета VHDL. Логический элемент К155ЛА2. Моделирование элементов схемы, страница 2

Содержание

Моделирование цифровых устройств с использованием пакета VHDL. Логический элемент К155ЛА2. Моделирование элементов схемы, страница 2

Временная диаграмма
работы логического элемента К155ЛА2 с временем задержки tз=22
нс. Приведена на рис.2

Рис.2. Временная
диаграмма работы логического элемента К155ЛА2

         2.2 Логический элемент К155ЛА3

Логический элемент серии ТТЛ 
К155ЛА3  выполняет логическую функцию 2и-не.

Схема электрическая
принципиальная приведена на рис.3.

Рис.3. Схема электрическая
принципиальная К155ЛА3

Логическая функция элемента:

Табл.2. Таблица истинности
элемента 2и-не






X1

X2

Q

0

0

1

0

1

1

1

0

1

1

1

0

Временная диаграмма работы
логического элемента К155ЛА3 с временем задержки tз=22 нс.
Приведена на рис. 4.

Рис. 4.           Временная диаграмма
работы логического элемента К155ЛА3

         2.3 Логический элемент К155ЛА6

Логический элемент серии ТТЛ    К155ЛА6 
выполняет логическую функцию 4и-не.

Схема электрическая принципиальная
приведена на рис.5.

Рис.5     Схема электрическая
принципиальная  К155ЛА6    

Логическая функция элемента:

           

Табл. 3. Таблица
истинности элемента  4и-не.








X1

X2

X3

X4

Y

0

0

0

0

1

0

0

0

1

1

0

0

1

0

1

1

1

1

1

0

1

1

1

1

1

0

Временная диаграмма
работы логического элемента К155ЛА6   с временем задержки tз=22 нс приведена на  рис.6.  

Рис.6. Временная диаграмма работы
логического элемента К155ЛА6.

         2.4. Логический элемент К155ЛЕ1

Логический
элемент серии ТТЛ    К155ЛЕ1  выполняет логическую функцию

2или-не.

Схема электрическая принципиальная
приведена на рис.7.

Рис.7   Схема
электрическая принципиальная К155ЛЕ1

Логическая функция
элемента:

Табл.4. Таблица
истинности элемента 2или-не






X1

X2

Q

0

0

1

0

1

0

1

0

0

1

1

0

Временная диаграмма
работы логического элемента К155ЛЕ1   с временем задержки tз=15 нс приведена на  рис.8.

Рис.8. Временная
диаграмма работы логического элемента К155ЛЕ1

                             2.5. Схема ОЗУ

Микросхема К155РУ2 
— высокоскоростное ОЗУ с ёмкостью 64 бит. Данные в ОЗУ можно записывать и
считывать. При считывании информации из ОЗУ она не разрушается . Ячейки в
памяти организованы в матрицу, имеющую 16 рядов и 4 колонки, что соответствует
логической организации 16 слов по 4 бита каждое.

Схема  К155РУ2
приведена на рис.9.

Рис.9. Схема
электрическая принципиальная  микросхемы К155РУ2.

Логика  работы
микросхемы показана в таблице 5

Табл.5. Состояние ОЗУ
К155РУ2.







Режим работы

Вход

Выход Qn

cs

w

dn

запись

0

0  

0

0

0

1

1

0

считывание

0

1

x

dn

Запрет записи

1

1

0

0

0

1

1

0

Отключение выходов

1

1

x

1

Временная
диаграмма работы  микросхемы К155РУ2 показана на рис.10.

Рис.10.
Временная диаграмма работы  микросхемы К155РУ2

2.6. Схема D-триггера
К155ТМ8

Схема D-триггера К155ТМ8 электрическая принципиальная приведена на рис.11.

Рис.11. 
Схема D-триггера К155ТМ8

Микросхема К155ТМ8 серии ТТЛ содержит
четыре D-триггера с общими  входами синхронного сброса R и тактового запуска С.Логика работы микросхемы показана в таблице 6.

Табл.6. Состояния триггера микросхемы
К155ТМ8.

vunivere.ru

2.3.2. Универсальный характер логического элемента и-не.

С
помощью достаточного количества
логических элементов И-НЕ можно
реализовать любую логическую функцию.

Логическая
функция

Условное
обозначение

Схема
с использованием только логического
элемента И-НЕ

Инвертор

И

ИЛИ

ИЛИ-НЕ

Исключающее
ИЛИ

Исключающее
ИЛИ-НЕ

2.3.3. Логические элементы с числом входов больше двух

Помимо
двухвходовых логических элементов
широко применяются логические элементы
с числом входов больше 2. Рассмотрим
трехвходовый элемент И (3И). На рисунке
2.6
справа.

Рисунок
2.6 — Трехвходовый элемент И (справа)и его
схема на двухвходовых элементах И
(слева).

Нетрудно
получить булево выражение для трехвходового
элемента У=Х1·Х2·Х3

Таблица
истинности:

X1

X2

X3

Y

0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

0

1

0

0

0

1

0

1

0

1

1

0

0

1

1

1

1

Трехвходовый
элемент И реализован внутри микросхем
К155ЛИ3, К155ЛИ4

2.3.4. Интегральные схемы

Все
логические элементы физически
располагаются внутри интегральных схем
(микросхем). Рассмотрим, например,
микросхемы реализующие логическую
функцию И серии 155: К155ЛИ1, К155ЛИ2, К155ЛИ3,
К155ЛИ4, К155ЛИ5, К155ЛИ6.

Рисунок
2.7 — Размещение логических элементов
внутри корпусов микросхем.

Как
видим, к 14 ножке микросхем прикладывается
питающее напряжение +5В, к 7 ножке микросхем
– напряжение 0В, остальные ножки
задействованы для выводов элементов
И. На электрических принципиальных
схемах ножки питания могут не показывать,
но это не значит, что питание не требуется
подводить, как и любые другие электронные
устройства микросхемы требуют питания.

2.3.5. Конструирование схемы по таблице истинности.

Рассмотрим
задачу: пусть требуется открыть кодовый
электрический замок кодом 111 или кодом
010. При этом будем считать, что если на
выходе схемы 0, то замок закрыт, а если
1, то открыт. Составим таблицу истинности.

X1

X2

X3

Y
(состояние
замка)

0

0

0

0

0

0

1

0

0

1

0

1

0

1

1

0

1

0

0

0

1

0

1

0

1

1

0

0

1

1

1

1

В
основе схемы лежит элемент ИЛИ два
входа, которого соответствуют двум
кодам открывающим замок. Проверка кодов
осуществляется трехвходовыми элементами
И.

Рисунок
2.8 — Схема кодового замка

2.4. Классификация цифровых схем

Схемы
с логическими элементами могут
принадлежать к одному из 2 видов:
комбинированные и последовательные.

К
комбинированным относятся такие, у
которых значение выхода не зависит от
значений входа в предыдущий момент
времени, т.е. значение сигнала на выходе
полностью определяется текущим состоянием
входов. К ним относят: мультиплексоры
и демультиплексоры, шифраторы и
дешифраторы, сумматоры и вычитатели,
преобразователи входов и т.д.

К
последовательным схемам относят такие,
у которых значение на выходе зависит
не только от текущего состояния входа
и выхода, но и от состояния входов и
выходов в предыдущий момент времени. К
ним относят все схемы на триггерах,
счетчики.

studfiles.net

Основные логические элементы и схемы их построения

Логические основы работы компьютера

Знания из области математической логики можно использовать для конструирования электронных устройств. Нам известно, что 0 и 1 в логике не просто цифры, а обозначение состояний какого-то предмета нашего мира, условно называемых “ложь” и “истина”. Таким предметом, имеющим два фиксированных состояния, может быть электрический ток.

Логические элементы имеют один или несколько входов и один выход, через которые проходят электрические сигналы, обозначаемые условно 0, если “отсутствует” электрический сигнал, и 1, если “имеется” электрический сигнал.

Базовые логические элементы реализуют три основные логические операции: «И», «ИЛИ», «НЕ».

 

Логический элемент «НЕ» (инвертор)

Простейшим логическим элементом является инвертор, выполняющий функцию отрицания. Если на вход поступает сигнал, соответствующий 1, то на выходе будет 0. И наоборот.

У этого элемента один вход и один выход. На функциональных схемах он обозначается:

Говорят также, что элемент «НЕ» инвертирует значение входной двоичной переменной.

 

 

Проверь соответствие логического элемента “НЕ” логическому элементу “НЕ”. Воспользуйся тренажером Логические элементы.xlsx

 

Логический элемент «И» (конъюнктор)

Логический элемент «И» (конъюнктор) выдает на выходе значение логического произведения входных сигналов.

Он имеет один выход и не менее двух входов. На функциональных схемах он обозначается:

Сигнал на выходе конъюнктора появляется тогда и только тогда, когда поданы сигналы на все входы. На элементарном уровне конъюнкцию можно представить себе в виде последовательно соединенных выключателей. Известным примером последовательного соединения проводников является елочная гирлянда: она горит, когда все лампочки исправны. Если же хотя бы одна из лампочек перегорела, то гирлянда не работает.

 Проверь соответствие логического элемента “И” логическому элементу “И”.  Воспользуйся тренажером Логические элементы.xlsx

 

Логический элемент «ИЛИ» (дизъюнктор)

Логический элемент «ИЛИ» (дизъюнктор) выдает на выходе значение логической суммы входных сигналов. Он имеет один выход и не менее двух входов. На функциональных схемах он обозначается:

Сигнал на выходе дизъюнктора не появляется тогда и только тогда, когда на все входы не поданы сигналы.

 

 

На элементарном уровне дизъюнкцию можно представить себе в виде параллельно соединенных выключателей.

Примером параллельного соединения проводников является многорожковая люстра: она не работает только в том случае, если перегорели все лампочки сразу.

Проверь соответствие логического элемента “ИЛИ” логическому элементу “ИЛИ”.  Воспользуйся тренажером Логические элементы.xlsx

 

Пример 1.
Составьте логическую схему для логического выражения: F=A \/ B /\ A.

1.                  Две переменные – А и В.

2.                  Две логические операции: 1-/\, 2-\/.

3.                  Строим схему:

 

 

 

 

Пример 2.
Постройте логическую схему, соответствующую логическому выражению F=А/\В\/ ¬(В\/А). Вычислить значения выражения для А=1,В=0.

1.  Переменных две: А и В; 1 4 3 2

2.  Логических операций три: /\ и две \/; А/\В\/ ¬ (В\/ А).

3.  Схему строим слева направо в соответствии с порядком логических операций:

 

 

 

 

 

 

4.  Вычислим значение выражения: F=1 /\ 0 \/ ¬(0 \/ 1)=0

mir-logiki.ru

Лабораторная работа №51

Министерство
образования Республики Беларусь

Кафедра «автоматизации
технологических процессов и производств»

«Исследование
двоичных логических элементов»

Лабораторная
работа №5

по дисциплине
«Электроника»

Специальность
1 53 01 01 «
Автоматизация технологических процессов
и производств»

Проверил Выполнил

старший
преподаватель студент группы АТПП —

__________ Е.А.КОЛЮКОВИЧ

«____» _______________ 2007
г. «____» ___________ 2007 г.

Могилев 2007

Цель работы:
исследование логических схем, реализация
логических функций при помощи логических
элементов, синтез логических схем,
выполняющих заданные логические функции.

Ход работы

Собрали
схему в соответствии с рисунком 1. В
схему включены: логические пробники,
источник постоянного напряжения + 5 В,
двухпозиционные переключатели, резистор
1 кОм, индикаторный вольтметр и логический
элемент 2И.

Рисунок 1 — Схема

Исследование
логической функции И

а). Задание уровней
логических сигналов.

В схеме, приведённой
на рисунке 1, два двухпозиционных
переключателя [А] и [В] подают на входы
логической схемы И уровни 0 (контакт
переключателя в нижнем положении) или
1 (контакт переключателя в верхнем
положении). Включили схему. Установили
переключатель [В] в нижнее положение.
Измерили вольтметром напряжение на
входе B
логического элемента 2И и определили с
помощью логического пробника уровень
логического сигнала. Установили
переключатель [В] в верхнее положение.
Определили уровень логического сигнала
на входе B
логического элемента 2И и записали
показания вольтметра; укажите, какой
логический сигнал формируется на выходе
Y
схемы 2И. Результаты занесли в таблицу
1.

б). Экспериментальное
получение таблицы истинности логического
элемента И.

Подайте на входы
схемы все возможные комбинации уровней
сигналов А и В и для каждой комбинации
зафиксируйте уровень выходного сигнала
Y. Заполните таблицу истинности логической
схемы И (таблица 2).

Таблица 1 — Задание
уровней логических сигналов

Напряжение
на входе B
(контакт [B]
в нижнем положении), В

0

Логический
уровень на входе B
(контакт [B]
в нижнем положении)

0

Напряжение
на входе B
(контакт [B]
в верхнем положении), В

4,985

Логический
уровень на входе B
(контакт [B]
в верхнем положении)

1

Логический
уровень на выходе Y

0

Таблица 2.8 — Таблица
истинности логического элемента 2И

A

B

Y

0

0

0

1

0

0

0

1

0

1

1

1

Экспериментальное
получение таблицы истинности логического
элемента 2И-НЕ, составленного из элементов
2И и НЕ.

Собрали схему,
изображенную на рисунке 2. Включили
схему и подали на входы схемы все
возможные комбинации уровней входных
сигналов и, наблюдая уровни сигналов
на входах и выходе с помощью логических
пробников, заполнили таблицу истинности
логической схемы 2И-НЕ (таблица 3)

Рисунок 2 — Схема
2И-НЕ

Таблица 3 — Таблица
истинности логического элемента 2И-НЕ

A

B

Y

0

0

1

1

0

1

0

1

1

1

1

0

Экспериментальное
получение таблицы истинности логического
элемента 2ИЛИ.

Собрали схему,
приведённую на рисунке 4. Включили схему
и подали на входы схемы все возможные
комбинации уровней входных сигналов
и, наблюдая уровни сигналов на входах
и выходе с помощью логических пробников,
заполнили таблицу истинности логической
схемы ИЛИ (таблица 4).

Рисунок 3 — Схема
ИЛИ

Таблица 4 — Таблица
истинности логического элемента 2ИЛИ

A

B

Y

0

0

0

1

0

1

0

1

1

1

1

1

Экспериментальное
получение таблицы истинности логического
элемента 2ИЛИ-НЕ.

Собрали схему,
изображенную на рисунке 4. Включили
схему и подали на входы схемы все
возможные комбинации уровней входных
сигналов и, наблюдая уровни сигналов
на входах и выходе с помощью логических
пробников, заполните таблицу истинности
логической схемы 2ИЛИ-НЕ (таблица 5).

Таблица 5 — Таблица
истинности логического элемента 2ИЛИ-НЕ

A

B

Y

0

0

1

1

0

0

0

1

0

1

1

0

Рисунок 4 — Схема
2ИЛИ-НЕ

Исследование
логических схем с помощью генератора
слов.

а). Сведения об
исследуемой микросхеме.

Собрали схему,
приведённую на рисунке 5. Включили схему.
Укажите, к каким выводам микросхемы
7400 подключается источник питания,
сколько элементов 2И-НЕ содержит
микросхема, сколько элементов используется
в данном эксперименте и как обозначены
на схеме используемые входы и выходы.
Заполните таблицу сведений о микросхеме
(таблица 6).

Рисунок 5 —
Микросхема 7400 (четыре 2И-НЕ)

Таблица 6 — Сведения
об исследуемой микросхеме

Число
элементов И-НЕ в микросхеме

4

Число
исследуемых элементов 2И-НЕ

1

Обозначение
выводов для подключения источника
питания

VCC

Обозначения
используемых входов

1A
и 1B

Обозначение
используемого выхода

1Y

б). Экспериментальное
получение таблицы истинности логического
элемента 2И-НЕ.

Запрограммировали
генератор слов так, чтобы на выходе
генератора можно было последовательно
получать следующие комбинации:00, 01, 10,
11(значения разрядов текущего слова на
выходе генератора отображаются в круглых
окнах в нижней части на панели генератора).
Последовательно подавая на микросхему
слова из заданной последовательности,
заполнили таблицу истинности элемента
2И-НЕ (таблица 7).

Таблица 7 — Таблица
истинности логического элемента 2И-НЕ
микросхемы 7400

A

B

Y

0

0

1

1

0

1

0

1

1

1

1

0

Реализация
логической функции 3-х переменных.

Синтез схемы,
реализующей функцию, заданную логическим
выражением

Реализуем функцию
F
= ab + b`c на элементах 2И-НЕ.

Рисунок 6 − Схемная
реализация функции на элементах 2И-НЕ

Собрали в Electronics
Workbench схему на элементах 2И-НЕ (рисунок
6), соответствующую логическому выражению
F
= ab + b`c
. Подключили к входам схемы генератор
слов, к выходу — логический пробник.
Генератор слов запрограммировали на
формирование последовательности из
восьми слов, соответствующих числам от
0 до 7.

В пошаговом режиме,
последовательно подавая на вход
полученной схемы все слова последовательности,
определите при помощи логического
пробника уровень сигнала на выходе
схемы. По полученным результатам
заполните таблицу 8.

Таблица 8 — Таблица
истинности функции F
= ab
+ b`c

с

b

a

F

0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

1

1

0

0

1

1

0

1

1

1

1

0

0

1

1

1

1

Синтез схемы,
реализующей заданную функцию при помощи
логического преобразователя.

Для получения
схемы, реализующей функцию, описываемую
логическим выражением F
= ab + b’c, можно воспользоваться логическим
преобразователем.

Перевели генератор
слов в пошаговый режим. Включили схему.
Последовательно подавая на входы схемы
слова из заданной последовательности,
заполнили таблицу истинности (таблица
9).

Рисунок 7− Схемная
реализация функции полученная логическим
преобразователем

Таблица 9— Таблица
истинности схемы, реализующей функцию

F
= ab
+ b’c

c

b

a

F

0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

1

1

0

0

1

1

0

1

1

1

1

0

0

1

1

1

1

8

studfiles.net

Основные логические функции и элементы

Логический
элемент

графическое представление элементарной
логической
функции
.

Функция
«НЕ» — инвертор (‾)

Правило
инверсии
:
проходя через инвертор, сигнал меняет
свое значение на противоположное.

Таблица
истинности инвертора

Обозначается

Функция
«2И» — логическое умножение (&)

Правило
логического
умножения

:если на вход логического элемента И
подается хотя бы один логический 0, то
на его выходе будет логический 0.

Таблица
истинности логической функции 2И

X1

X2

F

0

0

0

0

1

0

1

0

0

1

1

1

Обозначается

Функция
«ИЛИ» — логическое сложение (
V)

Правило
логического
сложения
:
если на вход логического элемента ИЛИ
подается хотя бы одна логическая 1, то
на его выходе будет логическая 1.

Таблица
истинности логической функции 2ИЛИ

X1

X2

F

0

0

0

0

1

1

1

0

1

1

1

1

Обозначается

Логическая
функция и элемент И-НЕ

Если
на вход логического элемента И-НЕ
подается хотя бы один логический 0, то
на его выходе будет логическая 1
.

Логическая
функция и элемент ИЛИ-НЕ

Если
на вход логического элемента ИЛИ-НЕ
подается хотя бы одна логическая 1, то
на его выходе будет логический 0
.

Комбинированные цифровые схемы. Построение цифровой схемы по произвольной таблице истинности (сднф)

СДНФ —
Совершенная дизъюктивная нормальная
форма

Для
реализации таблицы истинности при
помощи логических элементов «И»
(СДНФ) достаточно рассмотреть только
те строки таблицы истинности, которые
содержат логические «1» в выходном
сигнале. Строки, содержащие в выходном
сигнале логический 0 в построении
цифровой схемы не участвуют. Каждая
строка, содержащая в выходном сигнале
логическую «1», реализуется схемой
логического элемента «И» с количеством
входов, совпадающим с количеством
входных сигналов в таблице истинности.

Входные
сигналы, описанные в таблице истинности
логической единицей, подаются на вход
этого логического элемента непосредственно,
а входные сигналы, описанные в таблице
истинности логическим нулем, подаются
на вход этого же логического элемента
«И» через инверторы. Объединение
сигналов с выходов логических элементов
«И», реализующих отдельные строки
таблицы истинности, производится при
помощи логического элемента «ИЛИ».
Количество входов в логическом элементе
«ИЛИ» определяется количеством
строк в таблице истинности, в которых
в выходном сигнале присутствует
логическая единица.

Рассмотрим
конкретный пример. Пусть необходимо
реализовать таблицу истинности,
приведенную на рисунке 1:

Рисунок
1. Произвольная таблица истинности.

Для
синтеза цифровой схемы, реализующей
сигнал Out0, достаточно рассмотреть
строки, выделенные красным цветом. В
таблице истинности три строки, содержащие
единицу в выходном сигнале Out0, поэтому
в формуле СДНФ будет содержаться три
произведения входных сигналов —термов,
а точнее минтермов:

Так
как количество переменных в каждом
терме (ранг терма) данного логического
выражения равно, то такое логическое
выражение называется совершенным.
(Совершенная Дизъюнктивная Нормальная
Форма — СДНФ)

Полученное
логическое выражение реализуются
микросхемой D2 в схеме, приведенной на
рисунке 2. Как и в формуле, каждая
строка (терм) реализуется своим логическим
элементом «И», затем выходы этих
логических элементов объединяются при
помощи логического элемента «ИЛИ».
Количество входов логического элемента
«И» (дизъюнкция) в СДНФ однозначно
определяется количеством входных
сигналов в таблице истинности. Количество
этих элементов, а значит и количество
входов в логическом элементе «ИЛИ»
определяется количеством строк с
единичным сигналом на реализуемом
выходе цифровой схемы.

 
Рисунок 2.
Принципиальная схема, реализующая
таблицу истинности, приведенную на
рисунке 1

Для
построения схемы, реализующей сигнал
Out1, достаточно рассмотреть строки,
выделенные зеленым цветом. Эти строки
реализуются микросхемой D3. Принцип
построения этой схемы не отличается от
примера, рассмотренного выше. В таблице
истинности присутствуют всего три
строки, содержащие единицу в выходном
сигнале Out1, поэтому в формуле СДНФ выхода
Out1 будет содержаться три произведения
входных сигналов:

Обычно
при построении цифровых схем после
реализации таблицы истинности производится
минимизация схемы, но для упрощения
понимания материала сейчас минимизация
производиться не будет. Это оправдано
еще и с той точки зрения, что
неминимизированные схемы обычно обладают
максимальным быстродействием. При
реализации схемы на ТТЛ микросхемах
быстродействие всего узла будет равно
быстродействию одиночного инвертора
(см.
описание ТТЛ микросхем).

По
СДНФ форме логического выражения обычно
строятся современные микросхемы большой
интеграции — программируемые
логические интегральные схемы (ПЛИС),
такие какпрограммируемые
логические матрицы (ПЛМ),
программируемые матрицы логики ПМЛ или
CPLD.

studfiles.net

НОУ ИНТУИТ | Лекция | Функциональные узлы комбинаторной логики. Дешифраторы

Аннотация: Рассматривается принцип действия дешифраторов на положительной и отрицательной логике.

Дешифратор является частным случаем преобразователей произвольных кодов, рассмотренных в
«Преобразователи произвольных кодов»
.

Дешифратор — это логическая схема, преобразующая двоичный код в унарный, когда только на одном из всех выходов появляется активный сигнал. Номер этого активного выхода в десятичном коде совпадает с двоичным кодом, подаваемым на входные линии дешифратора.

Принцип действия дешифратора лежит в основе работы всем известного устройства — домофона. Когда мы набираем номер на домофоне, звонок звенит только в одной квартире с указанным номером.

Рассмотрим схему дешифратора на три входа. Как при синтезе логической схемы по арифметическому выражению (
«Преобразователи произвольных кодов»
), составляем таблицу истинности. Поскольку в нашем примере у схемы должно быть три входа, количество комбинаций на этих входах будет равно , поэтому выходов у схемы будет также 8. Обозначим входные сигналы переменной с индексом, соответствующим весу двоичного разряда — 1, 2, 4 (табл. 4.1). Выходные сигналы обозначим как с индексом, соответствующим поданному на входы двоичному коду, при котором этот выход активен. Для синтезируемой схемы примем положительную логику, когда активным является уровень логической 1.

В соответствии с принципом синтеза логических схем по заданной формуле, после составления таблицы истинности нужно для каждого выхода написать логическое выражение. В данном случае задача упрощается, так как для каждого выхода логическая 1 имеет место быть только в одной строке таблицы. Поэтому в логическом выражении для каждого выхода будет только один минтерм:

(
4.1)

На рис. 4.1 показана функциональная схема данного дешифратора, соответствующая логическим выражениям (4.1).

В реальных дешифраторах обязательно присутствует входной управляющий сигнал, разрешающий работу данного дешифратора в соответствии со своей функцией. В простейшем случае разрешающий сигнал (от англ. enable — давать возможность) может подаваться на каждый из логических элементов И, осуществляющих вычисление по (4.1), так, как показано на рис. 4.2 красным цветом. Если , то он не влияет на работу схемы (рис. 4.2). Дешифратор работает так, как описано выше. Если , то на всех выходах дешифратора будут логические 0 независимо от состояния входных сигналов, т.е. все выходы дешифратора будут в пассивном (в рассматриваемом случае нулевом) состоянии.

Все рассмотренные ранее логические элементы могут быть реализованы в виде отдельных интегральных микросхем (ИМС) малой степени интеграции. Так, сборка из четырёх 2-входовых элементов И-НЕ объединяется в одном корпусе ИС К155ЛА3 [4].

Интегральная микросхема (ИМС) — микроэлектронное изделие, выполняющее определенную функцию преобразования и обработки сигнала и имеющее высокую плотность упаковки электрически соединённых элементов, которое рассматривается как единое целое [4, с.9].

Степень интеграции ИМС — показатель степени сложности микросхемы, характеризующийся числом содержащихся в ней элементов и компонентов [4, с.10]:

где — число входящих в ИМС элементов и компонентов.

Различают интегральные микросхемы малой ( МИС — малые интегральные схемы), средней ( СИС ), большой ( БИС ) и сверхбольшой ( СБИС ) степени интеграции.

На рис. 4.3 показаны примеры условного графического обозначения (УГО) дешифраторов с активным единичным уровнем входных и выходных сигналов. Здесь и далее на УГО выделяется три поля. Центральное поле содержит обозначение функции, выполняемой ИМС. В данном случае это DC — от англ. D e c oder — дешифратор. Левое поле содержит обозначение входов ИМС, правое — обозначение выходов.



Рис.
4.3.
УГО дешифраторов с активными единичными входными и выходными сигналами: а — на один вход; б — на два входа; в — на три входа; г — на четыре входа.

При принятии отрицательной логики, когда активным уровнем всех сигналов является логический ноль, таблица истинности дешифратора на три входа (табл. 4.2) будет содержать в диагонали не единицы, а нули. При этом порядок следования комбинаций входных сигналов в данном случае удобно сделать обратным — в первой строке указать комбинацию , далее и т.д. до последней строки с комбинацией .

Активный нулевой уровень сигнала принято обозначать на УГО в виде инверсных входов и выходов так, как представлено на рис. 4.4. Поскольку в каждом столбце табл. 4.2 присутствует один ноль и семь единиц, логическое выражение удобнее представить в виде соответствующих макстермов:

(
4.2)

www.intuit.ru

Таблицы истинности, с формулами и примерами

Они могут принимать значения «истина» или «ложь» (1 или 0). Для функции, содержащей две переменные, наборов значений переменных всего четыре:

   

Значения логических функций определяются с помощью таблица истинности.

Таблицы истинности для основных двоичных логических функций

1. Конъюнкция (логическое умножение) – сложное логическое выражение, которое является истинным только в том случае, когда истинны оба входящих в него простых выражения.

Обозначение:

2. Дизъюнкция (логическое сложение) – это сложное логическое выражение, которое истинно, если хотя бы одно из простых логических выражений истинно и ложно, если оба простых логических выражения ложны.

Обозначение:

3. Импликация (логическое следствие) – это сложное логическое выражение, которое является ложным тогда и только тогда, когда условие истинно, а следствие ложно.

Обозначение:

4. Эквиваленция – это сложное логическое высказывание, которое является истинным только при одинаковых значениях истинности простых выражений, входящих в него.

Обозначение:

5. Логическое отрицание (инверсия) делает истинное высказывание ложным и, наоборот, ложное – истинным.

Обозначение:

6. Штрих Шеффера – операция, отрицающая конъюнкцию, т.е. значение ложно тогда и только тогда, когда оба простых выражения истинны.

Обозначение:

7. Стрелка Пирса – операция, отрицающая конъюнкцию, т.е. значение истинно тогда и только тогда, когда оба простых выражения ложны.

Обозначение:

Порядок выполнения логических операций

При построении таблицы истинности необходимо учитывать порядок выполнения логических операций:

  1. Инверсия
  2. Конъюнкция
  3. Дизъюнкция
  4. Импликация
  5. Эквиваленция
  6. Штрих Шеффера
  7. Стрелка Пирса

Для последних двух операций приоритет не определен.

Замечание. Если необходимо изменить указанный порядок выполнения логических операций используются скобки.

Примеры решения задач

ru.solverbook.com