Таблица истинности rs триггера – 11) Триггеры. Общие положения. Классификация. Асинхронный и синхронный rs-триггеры. Таблицы истинности. Диаграммы работы. Устранение прозрачности синхронного rs-триггера.

Содержание

Логическая схема и принцип работы RS триггера в таблице истинности

Базовый строительный блок, который делает возможной компьютерную память, а также используется во многих последовательных логических устройствах является триггерной, или бистабильной, схемой. Только два взаимосвязанных логических входа составляют основную форму этой схемы, выход которой имеет два стабильных состояния. Когда схема запускается в какое-либо из них с помощью подходящего входного импульса, она будет «запоминать» это состояние до тех пор, пока оно не будет изменено дополнительным входным импульсом, или пока не отключится питание.

Логическая микросхема

Классификация последовательных схем

Последовательные схемы могут быть использованы для простых триггеров или для создания более сложных систем: устройств памяти, счетчиков, регистров сдвига. Они подразделяются на три основные категории:

  1. Асинхронные, меняющие статус при включении;
  2. Синхронные, согласованные с тактовым сигналом;
  3. Комбинированные, реагирующие на запуск импульсов.

Важно! Если схема зависит от внешнего входа, то она является асинхронной. Если состояния меняются в зависимости от тактового сигнала, то она синхронная. Для сохранения состояния присутствует обратная связь, когда частично сигнал с выхода идет опять на вход.

Что такое RS триггер

RS триггер можно рассматривать как однобитную память, поскольку он сохраняет входной импульс даже после его прохождения. Триггеры разных типов могут быть изготовлены из логических вентилей. Наиболее используемыми являются И-НЕ и ИЛИ-НЕ. Самые применяемые – И-НЕ. Это связано с их универсальностью, то есть можно имитировать любую из других стандартных логических функций.

Схема триггера РС (Set-Reset) – одно из простейших последовательных соединений, состоящее из двух перекрестно включенных вентилей. Выход каждого из них подключен ко входу другого, что дает форму положительной обратной связи.

RS триггер

Триггер РС имеет два активных входа (S и R) и два выхода (Q и Q̃ (not-Q)). Для синхронных схем добавляется вход С с тактовым сигналом.

У RS триггера принцип работы можно описать так:

  1. Состояние установки. Пусть вход одного вентиля R находится на логическом уровне 0, а вход другого S – на уровне 1. На выходе первого элемента Q̃ получается 1 (логический принцип И-НЕ). Этот выход одновременно подается на вход первого вентиля. В результате оба его входа соответствуют 1, а на выходе Q – 0. Если вход R меняется на 1, а S остается на прежнем уровне 1, то первый вентиль получает по обратной связи еще 0 на вход, и выход Q̃ будет неизменным – 1. Триггерная цепь заперта или установлена с Q, равным 0, и Q̃, равным 1, вне зависимости от подаваемого сигнала;
  2. Состояние сброса. Является альтернативным неизменным состоянием. Изначальные его условия: логический уровень сигнала на входе первого вентиля R – 1, а второго S – 0. Выход Q̃ имеет значение 0, Q соответствует 1. Так как у второго вентиля один из входов имеет логику 0, то на выходе Q – 1 (по логическому принципу И-НЕ). Здесь опять работает обратная связь, и первый вентиль получает на вход 1. Две единицы на входе обеспечивают 0 на выходе Q̃. При изменении заданной логики входа S на 1 и сохранении того же сигнала 1 на входе R на выходе Q̃ остается 0, а на Q – 1. То есть фиксируется новое состояние, не зависящее от смен входного значения.

Важно! На вход S (set) должен быть подан сигнал, который переводит схему в состояние, когда Q равно единице. Сигнал на входе R (reset) производит сброс схемы в нулевое состояние.

Таблица истинности

Работу триггера РС можно представить в таблице истинности:

  1. Q устанавливается на логическое значение 1, если применяется 0 на входе S;
  2. Изменение S-входа на единицу на выходную логику не влияет. 0-импульс был запомнен Q;
  3. Q сбрасывается на 0 с помощью логического 0, подаваемого на вход R;
  4. Когда R возвращается к 1, на Q запоминается 0.

Таблица истинности

Для условий 2-й и 3-ей строки таблицы Q̃ является величиной, обратной Q. Однако в первой строке оба входа равны 0, что делает Q̃ = Q = 1, и они не будут являться противоположными логическими состояниями. На практике такое состояние не допускается, так как триггер РС теряет стабильность.

В последней строке на обоих входах присутствует логическая единица, выходы Q̃ и Q будут находиться в противоположных состояниях, но не ясно, какими конкретно значениями будут обладать. Они будут соответствовать запоминаемым с последнего входного импульса.

Помимо применения логики И-НЕ, можно построить простые триггеры, используя два перекрестно соединенных вентиля И-ИЛИ. Схема работает аналогично. Только запрещенное состояние будет при наличии обоих входных сигналов, равных единице.

Временные диаграммы

Таблицы истинности иногда не являются лучшим методом описания последовательной схемы. Часто предпочтительнее временная диаграмма синхронизации, которая показывает, как логические состояния в разных точках цепи меняются со временем.

Временная диаграмма RS триггера

На рисунке видно, что в первый момент времени t1 оба сигнала высокие, что вызывает неопределенное состояние. Затем от t1 до t2 S равно 0, R равно 1 на выходе Q устанавливается 1. Еще два неопределенных состояния: от t2 до t3 и от t4 до t5. На промежутке t3-t4 происходит сброс схемы в 0 на выходе Q. А в пределах t6-t7 – недопустимое состояние схемы, когда R и S равны 0.

JK триггер

Другие широко распространенные виды логических схем – JK, D и Т, которые являются разработками RS триггера на логических элементах.

Недостатки схемы И-НЕ РС триггера:

  1. Необходимость избегать условия, когда оба входных сигнала равны 0;
  2. При изменениях состояния R и S, имеющих единичный входной сигнал, правильное блокирующее действие не всегда происходит.

Для преодоления этих недостатков была разработана схема JK триггера. Его входы являются теми же R и S, но им присвоены буквы J и K по имени изобретателя схемы, чтобы отличить от других триггеров. JK схема отличается от RS триггера тем, что она не имеет неопределенных или запрещенных входных статусов.

JK триггер

В JK добавлена входная схема синхронизации, предотвращающая неопределенное условие вывода, которое может случиться, если R и S равны единице. Поэтому в наличии четыре возможных комбинации ввода: 1, 0, «без изменений» и «переключение». Вход J соответствует S, а K – R. Кроме того, для каждого вентиля имеется третий вход. На выходе остаются Q̃ и Q.

Перекрестная связь RS триггера позволяет использовать ранее неопределенные условия работы триггера, когда оба входных сигнала равны 1, для создания «переключателя», так как два входа могут быть блокированы.

Схема JKэто триггер SR с обратной связью, который позволяет только одному из его терминалов (SET или RESET) быть активным в любой момент времени, тем самым устраняя недопустимое условие:

  1. Если активен терминал SET, вход J блокируется статусом 0 (Q̃) через нижний логический элемент И-НЕ;
  2. Если в действии терминал RESET, вход К заблокирован статусом 0 через верхний вентиль И-НЕ.

Так как Q̃ и Q всегда разные, они могут использоваться для манипулирования входом. Для JK триггера таблица истинности принимает следующий вид.

Таблица истинности JK триггера

Когда оба входа J и K имеют единицу на входе при высоком тактовом импульсе, схема может переключаться из состояния SET в RESET и наоборот.

Cинхронные схемы

Бывает, требуется применять схемы с логическими элементами, работающими на основе изменения состояния при создании специальных условий, не зависящих от статуса входов. При этом в схему добавляется логический компонент И, имеющий 2 входа и соединенный с триггерными входами. Теперь входы R и S будут выполняться через терминал И, имеется также третий вход для тактовых импульсов. Изменение работы триггера заключается в том, что на Q̃ и Q состояние будет варьироваться из-за прохождения высокого тактового сигнала на входе, называемого «включить».

Синхронная схема RS триггера

  1. Когда тактовый сигнал равен 0, выходные значения элементов И идентичны, фиксируя выходные сигналы в последнем запомнившимся статусе;
  2. При тактовом импульсе, соответствующем единице, вся схема приобретает прозрачность и начинает работать как нормальный РС триггер. При этом оба входа воспринимают сигналы R и S.

Основным преимуществом тактового сигнала является то, что выход этого триггера можно синхронизировать со многими другими схемами и устройствами, которые используют одни и те же тактовые импульсы. Эта компоновка используется для базового расположения памяти, например, применяя различные логические состояния к диапазону из восьми триггеров, а затем посредством синхронного тактового импульса заставляя систему хранить байт данных.

Видео

Оцените статью:

elquanta.ru

_16Л_Триггеры

ТРИГГЕРЫ

Триггером
называют устройство, имеющее два
устойчивых
состояния, способное под воздействием
внешних сигналов переходить из одного
состояния в другое. Свое состояние
триггер может сохранять сколь угодно
долго. Поэтому он может использоваться
в качестве элемента памяти ёмкостью 1
бит.

Схему
с двумя состояниями можно легко построить
на основе усилителя с глубокой
положительной обратной связью аналогично
автогенератору. Автогенераторы
гармонических колебаний имеют узкополосную
функцию передачи в петле обратной связи.
В результате условие баланса фаз и
амплитуд выполняется только на одной
частоте, на которой и возникают колебания.
В триггерах используют петлю с широкой
полосой, начинающуюся с нулевой частоты.
Это легко получить, если использовать
усилитель постоянного тока или логический
элемент.

Триггеры
строятся на основе двух инвертирующих
усилителей. Обобщенная схема представлена
на рис.1.

Рис.1

Усилители
образуют регенеративное кольцо
из двух инверторов, охваченных глубокой
положительной
обратной связью. Поэтому переход из
одного состояния в другое происходит
лавинообразно за очень короткое
время.

Триггер
имеет два выхода: прямой Q
и
инверсный
.
Состояние
триггера определяют по значению сигнала
на прямом выходе Q.
Значения
сигналов на прямом и инверсном
выходах всегда противоположны.

Реальные
логические элементы практически всегда
обладают значительным усилением триггеры
очень удобно строить на основе схем
И-НЕ или ИЛИ-НЕ.

1.
RS-триггеры

Асинхронные
RS-триггеры.
В асинхронных триггерах срабатывание
происходит непосредственно в момент
изменения
сигнала на информационных входах.
Асинхронные
RS-триггеры
являются наиболее простыми. В качестве
самостоятельного устройства используются
редко, но являются
основой для построения более сложных
систем.

RS-триггер
— это триггер с раздельной установкой
состояний
логического нуля и логической единицы.
Он имеет два информационных входа S
и
R..
По
входу S
триггер
устанавливается в состояние Q=1
(
=0),
по
входу R
в
состояние Q=0
(
=1).
В зависимости от логической структуры
асинхронные RS-триггеры
бывают с прямыми либо инверсными входами
и могут строиться
на двух логических элементах:
2ИЛИ-НЕ — триггер с прямыми входами; или
на элементах 2И-НЕ
— триггер с инверсными входами.

Асинхронный
RS-триггер
с прямыми входами

на логических
элементах 2ИЛИ-НЕ представлен на рисунке
2.

Рис.2.

Логические
элементы ИЛИ-НЕ с инвертированием
сигнала образуют петлю положительной
обратной связи.
При таком соединении логическая единица
на выходе
одного логического элемента (ЛЭ) поступает
на вход другого
ЛЭ и обеспечивает логический ноль
(инвертирование)
на его выходе. Логический ноль на выходе
ЛЭ, поступая
на вход другого, при инвертировании
дает логическую
1. Таким образом, выходы Q
и

всегда
находятся в противоположных состояниях.
Соединение элементов
по данной схеме позволяет получить цепь
с двумя устойчивыми
состояниями.

Временные
диаграммы, характеризующие работу
асинхронного
RS-триггера
с прямыми входами, показаны на рис.
3.

Рис.3

Для
элементов ИЛИ-НЕ активным является
высокий
уровень — логическая 1, поэтому в
режиме хранения данных на входы этого
триггера подаются нулевые значения
R=S=0.
Установка триггера в нужное состояние
производится подачей на соответствующий
вход активного уровня единицы.
Одновременная подача единицы на оба
входа (R
и S)
приводит к неопределенности. На обоих
выходах Q
и
появляются
единицы, а после отключения входов
(S=R=0)
может установиться любое состояние.
Такая ситуация неопределенности не
допустима, поэтому комбинация S=R=1
считается запрещенной.

Функционирования
триггера
с прямыми входами на элементах 2ИЛИ-НЕ
может быть отражено таблицей истинности

Асинхронный
RS-триггер
с инверсными входами

на логических
элементах 2И-НЕ представлен на рисунке
4.

Рис.4

Для
этих ЛЭ логическая 1 является пассивным
уровнем, поэтому
сигнал R
=
S
=
1
не
влияет на состояние триггера и
обеспечивает хранение предыдущего
значения на выходах
Qn+1=
Qп.
Для
элементов И-НЕ активным является низкий
уровень, т.е. логический 0.

Временные
диаграммы работы асинхронного RSтриггера
на
элементах И-НЕ показаны на рис.5

Рис.5

В
таблице показано функционирование
асинхронного
RS-триггера
в инверсными входами на элементах 2И-НЕ.

Таблица
переходов RS-триггера
на элементах 2И-НЕ

Знак
«X»
при
==0
означает,
что такая комбинация
является запрещенной.

Синхронный
RS-триггер
имеет дополнительный вход синхронизации,
который также называют тактирующим
входом.
Синхронизирующий вход разрешает прием
сигналов
с информационных входов. При наличии
синхросигнала происходит переключение
триггера. При отсутствии
сигнала на синхровходе информационные
сигналы не
влияют на состояние триггера.

Достоинство
синхронных триггеров: они позволяют
устранить
влияние задержки распространения
сигнала в различных
частях схемы. Таким образом, достигается
одновременный прием сигналов в заданные
интервалы времени
в разных точках схемы.

Синхронные
триггеры бывают со статическим и
динамическим
управлением. При статическом управлении
триггер
реагирует на изменение информационных
сигналов в течение
всего времени действия синхросигналов.
Поэтому изменение
информационных сигналов в них возможно
только при отсутствии
сигнала на синхровходе.

В
синхронных триггерах с динамическим
управлением прием
сигналов с информационных входов
происходит в течение
короткого фронта сигнала синхронизации.
В остальное время информационные входы
логически отключены и
изменения сигналов на информационных
входах не вызывают срабатываний
синхронного триггера.

Логическая
структура синхронного RS-триггера
содержит
асинхронный RS-триггер
и дополнительную входную логическую
схему, которая управляет его работой.
На рис. 6 изображены схемы и обозначение
синхронного RS-триггера
с прямыми информационными и синхронизирующим
входами.
Такой триггер также называют RSТ-триггером,
полагая
вход С
тактовым
входом Т.

Рис.6

На
входах кроме информационных сигналов
R,
S
действует
сигнал синхронизации С. Буквами Ra,
Sa
обозначены
сигналы на входах асинхронного триггера.
С помощью логических
элементов DD1,
DD2
обеспечивается
передача входных
сигналов на асинхронные триггеры. На
рис. 7 изображены временные диаграммы
работы синхронного
RS-триггера
с прямыми входами.

Рис.7

Таблица
истинности синхронного
RS-триггера

с
прямыми входами (рис.
6,
в)

При
отсутствии синхронизирующего сигнала
С=0
триггер
не переключается независимо от входной
информации R,
S
(прочерки
в таблице). В этом режиме RST-триггер
сохраняет ранее записанную в него
информацию.

При
С=1
триггер изменяет свое состояние в
соответствии с поступившей на входы R
и
S
информацией.

Триггеры
могут дополнительно иметь установочные
входы Ry,
Sy,,
сигналы
которых непосредственно устанавливают
триггер в заданное состояние независимо
от синхросигналов (рис.
8).

Рис.8

При
использовании для построения синхронного
RSтриггера
однотипных логических элементов (И-НЕ
либо ИЛИ-НЕ) его синхронные либо
асинхронные входы управляются
различными активными логическими
уровнями.
В случае элементов И-НЕ для синхронных
входов активным
является сигнал логической единицы, а
для асинхронных
входов активным является сигнал
логического 0. Условное графическое
обозначение RS-триггера
с прямыми информационными и инверсными
установочными входами
показано на рис. 8, б.

studfiles.net

НОУ ИНТУИТ | Лекция | Последовательностные функциональные узлы. Триггеры

Аннотация: Рассматривается принцип действия триггеров как простейших элементов электронной памяти.

Цифровое устройство называется последовательностным [1, с.91], если его выходные сигналы зависят не только от текущих значений входных сигналов, но и от последовательности значений входных сигналов, поступивших на входы в предшествующие моменты времени. Поэтому говорят, что такие функциональные узлы «обладают памятью».

Триггер — это логическая схема с положительной обратной связью, которая может находиться только в одном из двух устойчивых состояний, принимаемых за состояние логического нуля и логической единицы.

В отличие от всех рассмотренных ранее комбинационных схем, работа которых определяется только входными сигналами, состояние триггера в текущий момент зависит и от его состояния в предыдущий момент времени. Иными словами, триггер — это схема с запоминанием [2].

RS-триггеры

Простейшая функциональная схема RSтриггера в базисе ИЛИ-НЕ приведена на рис. 7.1,а. Здесь (от англ. Reset — сброс) — вход сброса триггера в состояние логического нуля, S (от англ. Set — устанавливать) — вход установки триггера в логическую единицу, — прямой выход триггера (состояние считается для триггера единичным, а противоположное, при , — нулевым), — инверсный выход триггера.



Рис.
7.1.
RS-триггер в базисе ИЛИ-НЕ: а — функциональная схема; б — УГО

Очевидно, при наличии двух входных сигналов, возможны 4 варианта работы схемы (табл. 7.1). Начнем анализ с состояний, когда на один из входов подается решающий для элемента ИЛИ-НЕ сигнал логической 1.

Первая такая комбинация: , . является для логического элемента ИЛИ-НЕ решающим сигналом, который переключит нижний элемент схемы на рис. 7.1,а в логический , поэтому . Комбинация и переключит верхний элемент ИЛИ-НЕ в 1: . Таким образом происходит установка триггера — его переключение в единичное состояние.

Вторая комбинация: , . Решающий для ИЛИ-НЕ сигнал переключит выход в нулевое состояние, а сочетание и обеспечит переключение инверсного выхода в состояние . Триггер сброшен — то есть пришел в устойчивое нулевое состояние.

Если на оба входа подать , то состояние триггера будет определяться значениями и , поскольку логический 0 не является решающим для элемента ИЛИ-НЕ. Допустим, ранее триггер был установлен: то есть и . Тогда решающий сигнал будет через положительную обратную связь подан на нижний элемент ИЛИ-НЕ и состояние будет подтверждено. На входы верхнего элемента ИЛИ-НЕ будет подано сочетание сигналов и , поэтому состояние прямого выхода триггера будет подтверждено. Если же триггер был сброшен, то есть было и , тогда решающий сигнал бу

дет через положительную обратную связь подан на верхний элемент ИЛИ-НЕ и состояние будет подтверждено. На входы нижнего элемента ИЛИ-НЕ будет подано сочетание сигналов и . Таким образом, триггер хранит ранее записанную информацию.

Рассмотрим последнюю, четвертую комбинацию входных сигналов: , . На входы обоих логических элементов ИЛИ-НЕ поданы решающие сигналы логической единицы, поэтому на выходах обоих элементов будут логические нули, то есть и . Если теперь одновременно подать , то за счет положительных обратных связей на оба логических элемента будут поданы 0, поэтому на выходах ИЛИ-НЕ установятся две решающие логические единицы, которые будут стремиться перевести выход другого ИЛИ-НЕ в логический 0. Кто победит в этом «поединке», зависит от того, в каком из элементов ИЛИ-НЕ переходный процесс закончится раньше. Допустим, в верхнем элементе процесс завершится раньше, тогда подается на вход нижнего элемента ИЛИ-НЕ и приводит к переключению . Таким образом, происходит сброс три ггера. Если же процесс завершится раньше в нижнем элементе, тогда подается на вход верхнего элемента ИЛИ-НЕ и приводит к переключению . Происходит установка триггера. Для пользователя ситуация оказывается непредсказуемой, поскольку определяется разбросом параметров транзисторов, на базе которых выполнены логические элементы, входящие в триггер. В этой связи комбинация приводит к недопустимому неустойчивому состоянию триггера. Она может применяться только при строгой очередности снятия сигналов и .

Для рассматриваемой схемы характерно также и то, что оба элемента триггера переключаются не одновременно, а последовательно друг за другом. Поэтому в ходе переходного процесса переключения триггера в противоположное состояние будут моменты времени, когда и на прямом, и на инверсном выходах будут одинаковые уровни. Это недопустимо по определению, поскольку триггер должен быть либо в устойчивом состоянии логического ( и ), либо в устойчивом состоянии логической ( и ). Поскольку решающим для элементов ИЛИ-НЕ является сигнал логической единицы, в УГО входные управляющие сигналы и являются прямыми.

Функциональная схема простейшего триггера в базисе И-НЕ показана на рис. 7.2.а. Поскольку для функции И-НЕ решающим является сигнал логического нуля, активный уровень входных сигналов будет нулевым (табл. 7.2), что отражается на УГО триггера (рис. 7.2,б) в виде инверсного изображения входов и .



Рис.
7.2.
RS-триггер в базисе И-НЕ: а — функциональная схема; б — УГО

Синхронный RS-триггер

Основное назначение триггера в цифровых схемах — хранить выработанные логическими схемами результаты. Для отсечения еще не установившихся, искаженных переходными процессами результатов между выходом какой-либо логической схемы и входами триггера ставят ключи в виде элементов И-НЕ. Действие этого сигнала аналогично разрешающему сигналу в схеме дешифратора (рис. 4.2 в
«Функциональные узлы комбинаторной логики. Дешифраторы»
). На первый и второй логические элементы И-НЕ одновременно поступает синхросигнал (рис. 7.3,а). При неактивном уровне на выходах первого и второго логических элементов И-НЕ будет логическая . Она не является решающей для функции И-НЕ, поэтому триггер на третьем и четвертом элементах будет хранить записанную ранее информацию. Таким образом, триггер не реагирует на изменения входных сигналов при . Если же синхросигнал становится активным ( ), то схема пропускает все переключения входных сигналов и (табл. 7.3). Поскольку входные ключи производят инверсию входных сигналов и , активным их уровнем будет логическая (рис. 7.3,б).



Рис.
7.3.
Синхронный RS-триггер: а — функциональная схема; б — УГО

Недостатком схемы остается наличие недопустимой комбинации на входе, при которой получается неустойчивое состояние схемы.

www.intuit.ru

Триггеры

Триггер– это устройство
последовательностного
типа с двумя устойчивыми состояниями
равновесия, предназначенного для записи
и хранения информации.

Основные свойства триггеров:

  1. Способность длительно оставаться в
    одном из двух возможный устойчивых
    состояний и скачком чередовать их под
    воздействием выходных сигналов.

  2. способность запоминать информацию –
    т.е. оставаться в заданном состоянии и
    после прекращения действия переключающего
    сигнала. Если принять одно из состояний
    Тг за “1”, а другой за “0” можно считать,
    что Тг хранит (помнит) один разряд числа,
    записанного в двоичном коде.

По способу записи информации триггеры
делят на:

  1. асинхронные;

  2. синхронизируемые (тактируемые).

В асинхронныхтриггерах
информация может записываться непрерывно
и определяться информационными сигналами,
действующими на входах в данный момент
времени.

В синхронныхтриггерах информация
записывается в триггер только в момент
действия, так называемого синхронизующего
сигнала. По мимо информационных входов
синхронизуемые триггеры имеют тактовый
вход (вход синхронизации). Как травило
Тг имеет два выхода: прямойQг
и инверсныйQi.

В цифровой технике приняты следующие
обозначения триггера:

S(set) –
раздельный вход установки в единичное
состояние (напряжение высокого уровня
на прямом выходеQ).

R(reset) –
раздельный вход установки в нулевое
состояние (напряжение низкого уровня
на прямом выходеQ).

D(data) –
информационный вход (на него подается
информация, предназначенная для занесения
в Тг).

C– вход синхронизации.

T– счетный вход.

V– вход, разрешающий
прием информации.

J– вход установкиJKтриггера в состояние “1”.

K– вход установкиJKтриггера в состояние “0”.

Входы VиCотносятся к управляющим входам, остальные
к информационным.

К триггерам относятся различные виды
устройств, различающиеся между собой
по выполняемым функциям схемному
исполнению, способам управления,
электрическим и конструктивным
параметрам.

Асинхронный rs – триггер

В зависимости от логической структуры
различают RS– триггеры
с прямыми и инверсными входами.

Триггеры такого типа построены на 2
логических элементах:
ИЛИ – НЕ —
триггер с прямыми входами (рис. 1).

И – НЕ — триггер с инверсными входами
(рис. 2).

Выход каждого из элементов подключен
к одному из входов другого элемента, т.
е. Элементы охвачены перекрестной
положительной обратной связью.

RS– триггер обладает
двумя устойчивыми состояниями за счет
связи выхода каждого элемента с одним
из входов другого.

Рассмотрим таблицы истинности каждого
из триггеров.

Обозначим
– уровни, которые были на входах Тг до
подачи на его входы так называемых
активных уровней.

Активными
называют
логический уровень, действующий на
входе логического элемента и однозначно
определяющий логический уровень
выходного сигнала (независимо от
логических уровней, действующих на
основных входах).

Для элементов ИЛИ – НЕ – активный
уровень “1”.

Для элементов И – НЕ – активный уровень
“0”.

Уровни , подача которых на один
из входов не приводит к изменению
логического уровня на выходе элемента
называютпассивными.

Уровни
иобозначают логические уровни на выходах
триггера после подачи информации на их
входы.

RS – триггер

S

R

0

1

0

1

0

1

1

0

0

1

1

0

0

0

0

1

0

1

1

1

0

1

н/о

н/о

0

1

1

0

0

1

1

0

1

0

1

0

0

0

1

0

1

0

1

1

1

0

н/о

н/о


триггер

0

1

0

1

1

0

1

0

0

1

0

1

0

0

0

1

н/о

н/о

1

1

0

1

0

1

0

1

1

0

1

0

1

0

1

0

0

1

0

0

1

0

н/о

н/о

1

1

1

0

1

0

Для RS– триггера

Режим S= 1;R= 0 – режим записи 1.

Режим S= 0;R= 0 – режим хранения.

Режим S= 0;R= 1 – запрещающий режим.

Для
– триггера

Режим
= 0;= 1 – режим записи.

Режим
= 1;= 1 – режим хранения.

Режим
= 0;= 0 – запрещающий режим.

При R=S=
1 (==
0) состояние триггера будет неопределенным,
так как во время действия информационных
сигналов логические уровни на выходах
триггера одинаковы (==
0), а после окончания их действия триггер
может равномерно принять любое из
устойчивых состояний. Поэтому такая
комбинация является запрещенной.RS– триггеры самостоятельно практически
не используются в следствие низкой
помехоустойчивости.

Временная диаграмма действия RS– триггера

Таблица истинности RS–
триггера (минимизированная форма)

Такт t

Такт t+ 1

0

0

0

1

1

1

0

0

1

1

н/о

Как самостоятельные изделия асинхронные
RS– триггеры находят
применение в роли ключей, компилятора,
распределителей и т. п., формирователей
импульсов от механических контактов.

Примером RS– триггера
промышленного производства является
ИС 561ТР2.

В одном корпусе ИС содержатся четыре
независимых одинаковых триггера.

Характерная
особенность
— наличие третьего
состояния при котором выходы триггеров
отключаются от выходов в микросхему.

Логическая структура Условное
изображение

одного триггера микросхемы

Выходной инвертор служит буфером между
T2 и последовательным
каскадом.

V– общий разрешающий
вход (управляет всеми четырьмя ключами).
ПриV= “1” ключи проводят
информацию, а приV= “0”
информация на выходах отсутствует.

Таблица истинности

V

0

0

1

0

1

1

0

1

x

1

1

x

x

0

z

В некоторых сериях RS–
триггеры как самостоятельные изделия
отсутствуют.

Такие триггеры легко собрат из обычных
логических элементов. Кроме того в
более сложных триггерах имеются побочные
входы SaиRa, обладающие приоритетом, позволяющие
в любой момент времени установить Тг
в “1” или “0” независимо от состояния
других входов.

studfiles.net

RS, JK, D, T, принцип действия, видео, практическое приминение / Школа электрика / Коллективный блог

Что такое триггеры?

Триггер (от английского “тrigger” ) – цифровое устройство, которое может иметь всего два (0 или 1) устойчивых состояния. При этом переход из одного состояния в другое осуществляется максимально быстро, временем переходным процессов на практике принято пренебрегать. Триггеры – это основной элемент для построения различных запоминающих устройств. Их можно использоваться для хранения информации, но объем их память чрезвычайно мал – триггер может хранить биты, отдельные коды или сигналы.

Рис. 1. JK-триггер

Триггеры способны сохранять свою память только при наличии питающего напряжения. Именно по этому их принято относить к оперативной памяти. Если выключить питающее напряжение и затем его снова включить, триггер переходит в случайное состояние – он может иметь на выходе как логический ноль, так и логическую единицу. Именно поэтому, проводя проектирование схем, надо обязательно предусмотреть вопрос приведения триггера в начальное («стартовое») состояние, исход из которого и проводится дальнейший расчет.

В основу построения любого триггера  положена схема, которая состоит из двух логических (И-НЕ или ИЛИ-НЕ), которые охватываются обратной положительной связью. В результате такого подключения схема может пребывать исключительно в одном (из двух возможных) устойчивых состояний. При этом в этом состоянии, если не приходят другие управляющие сигналы, схема может находиться по времени практически без ограничений – пока есть питающее напряжение.

На рисунке ниже приводится пример подобной схемы – триггерной ячейки, созданной на основе 2 элементов И-НЕ

Рис.2. Пример схемы триггерной ячейки

Как видно, схема имеет 2 инверсных входа: сброс – обозначен на схеме R (сокращение от англ. Reset) и установка – обозначен S (сокращенно от Set), а так же два выхода: прямой, обозначенный Q и инверсный, обозначенный как – Q. Для правильной и стабильной работы триггерной ячейки должно соблюдаться одно правило – на ее входы не могут поступать одновременно отрицательные импульсы. Когда на вход –R поступает импульс при единичном сигнале на входе -S, выход переходит в состояние единицы (1), выход Q — нулевым. По обратной связи сигнал с Q (то есть 0) подается на второй вход в нижнем элементе. Поэтому и при прекращении поступления сигнала на входе  – R (подан 0) состояние сигналов на выходах не изменяется – Q (0) и – Q (1). Итак, что подаче импульсов на вход –R состояние на выходе меняться не будет – схема находится в устойчивом состоянии. Такое же состояние система примет, если на – R подать 1, а на вход – S – 0. В этом случае на выходе Q будет единица, на — Q —  нуль, и вне зависимости от подачи импульсов на входе – S система будет в устойчивом состоянии. 

Если на два входа одновременно подать сигналы, то в течении их действия на каждом выходе будет единичный сигнал. После прекращения подачи входных импульсов выходы произвольно перейдут в любое из двух устойчивых состояний. Аналогично, при включении тригерной ячейки, она случайным образом выберет одно из устойчивых положений.

Таблица истинности для этой триггерной ячейки приведена ниже:

 
Рис. 3

Число входов у триггера определяется его структурой и выполняемыми функциями. По тому, как информация записывается в триггер, они делятся на:

  • асинхронные – информация записывается непрерывно и зависит от информационных сигналов, которые подаются на вход триггера
  • синхронные – информация записывается только при наличии дополнительного сигнала – синхронизирующего, фактически – открывающего работу триггера

В цифровой схемотехнике используют такие обозначения для входов триггера:
S – раздельный вход, устанавливающий триггер в единичное состояние (на Q (прямом выходе) единица )
R — раздельный вход, устанавливающий триггер в нулевое состояние (на Q (прямом выходе) ноль )
С – вход синхронизации
D – информационный вход (на этот вход подается информация для дальнейшего занесения её в триггер)
Т — счетный вход

Исходя из функционального назначения, триггеры классифицируют:

  • RS-триггеры
  • D-триггеры
  • Т-тригеры
  • JK-триггер

RS-триггер

Простейший тип триггеров, на основе которого в дальнейшем создаются другие типы. Он может быть построен как на логических элементах 2ИЛИ-НЕ (прямые входы) или 2И-НЕ (инверсные входы)

 

Рис. 4. RS-триггер, схема построения и обозначение. А – на элементах ИЛИ-НЕ. Б – на элементах И-НЕ

Самостоятельно, из-за очень низкой помехоустойчивости, в цифровой технике RS-триггеры практически не используются. Исключение – устранение влияния дребезжания контактов, возникающее при коммутации механических переключателей. В этом случае потребуется тумблер (кнопка), имеющий три вывода, при этом один из выводов подключается попеременно к двум остальным. Для получения RS-триггера используют D-триггер, у которого входы D и C замкнуты на «ноль». 

Принцип работы приведен на временной диаграмме:

Рис.5. Схема устранения влияния дребезжания контактов

Первым отрицательный сигнал, поступивший на вход –R переводит триггер в «0»-состояние, а первый отрицательный сигнал на на входе –S перебрасывает триггер в состояние единицы. Все остальные сигналы, которые вызваны дребезгом контактов, уже не смогут никак повлиять на триггер. При данной схеме подключения переключателя его верхнее положение будет соответствовать единице на выходе триггера, нижнее – нулю. 

Рис. 6. RS-триггер (микросхема 155ТМ2)

RS-триггер – асинхронный, но возникают случаи, когда есть необходимость зафиксировать (сохранить) записанную информацию. Для этого используют синхронный (синхронизируемый) RS-триггер, который в этом случае состоит из двух частей: обычного RS-триггера и схемы управления.

Рис.7. Синхронизируемый RS-триггер

При такой схеме, пока на входе С=0, значение импульсов, поступающих на Х1 и Х2 не имеет значение, RS-триггер находится в режиме «хранение». При С=1 триггер активизируется и переходит в режим записи. Временная диаграмма представлена на рисунке ниже:

Рис. 8

Подробнее о RS-триггере смотрите на видео:

D-триггеры

Триггер задержки, который используют для создания регистров сдвига и регистров хранения, неотъемлемая часть любого микропроцессора.

Рис. 9. Схема D-тригера

Имеет два входа – информационный и синхронизации. При состоянии С=0 тригер устойчив и при этом сигнал на выходе не зависит от сигналов, поступающих на информационный вход. При С=1 на прямом выходе информация будет точно повторять ту информацию, которая подается на вход D. На временной диаграмме приведен принцип работы D-триггера

Рис.10.  D-триггер. а) схематическое изображение б) временная диаграмма работы

Таблица истинности D-триггера:

Рис. 11

D-триггер, принцип работы и особенности применения рассмотрены на видео:

JK-триггер

По принципу работы JK-триггер практически полностью соответствует RS-триггеру, но при этом удалось избежать неопределенности, вызванной при одновременном поступлении на вход двух «единиц».

Рис. 12. Графическое изображение JK-триггера

Рис.13. JK-триггер на входе с логикой 3И

 В этом случае JK-триггер переходит в режим счетного триггера. На практике это приводит к тому, что при одновременном поступлении на вход «единичных» сигналов, триггер меняет свое состояние – на противоположное. Ниже приводится таблица истинности для JK-триггера:

Рис.14

JK триггеры – очень универсальные устройства, при этом их универсальность носит двойной характер. С одной стороны, эти триггеры успешно используются для цифровых устройствах, так сказать, в чистом виде: в цифровых счетчиках, регистрах, делителях частоты и т.д. С другой стороны – очень легко из JK-триггера, соединив определенные выводы, получить любой необходимый тип триггера. Ниже приводится пример получения D – триггера из исходного JK – триггера, задействовав дополнительный инвертор

Рис. 15. Схема получения D – триггера из исходного JK

Особенности работы JK – триггера рассмотрены на видео:

Т-триггер

Другое название – счетные триггеры, на основе которых создают двоичные счетчики и делители частоты. Триггеры такого типа имеют только один вход. Принцип его работы – когда импульс поступает на вход тригерра, его состояние меняется на противоположное, при поступлении второго импульса – возвращается в исходное.

Ниже приведена временная диаграмма работы Т-триггера

Рис. 16. Временная диаграмма делителя частоты на основе Т-триггера

Из неё становится понятно, почему Т-тригер называют делителем частоты. Переключение триггера происходит в момент, когда на вход поступает передний фронт синхроимпульса. В результате частота, с которой следуют импульсы на выходе триггера, оказывается в 2 раза меньше исходной – частоты синхроимпульсов, поступающих на вход. Если установка одного счетного триггера позволяет частоту импульсов разделить на два, то два последовательно подключенных триггера, соответственно, уменьшат эту частоту в 4 раза.
Ниже приведен пример получения Т-тригерра из JK-триггера:

Рис. 17. Т-тригер на основе JK-триггера

Практическое использование триггера

Получив общее представление, что такое триггеры, рассмотрим некоторые примеры их практического использования. Один пример – устранение дребезга контактов с использованием RS-триггера рассмотрен выше.

Одна из основных функций, для выполнения которых активно используются триггеры – формирование сигнала, у которого длительность соответствует длительности какого-либо выполняемого процесса (операции) в схеме. Выходной сигнал играет двойственную роль:

  • служит сигналом, разрешающим начало операции (процесса)
  • служит информирующим сигналом для других узлов (устройств) о том, что операция (процесс) начались. Такую функцию триггера принято называть «флагом процеса».

  Выходной сигнал триггера при этом может разрешать этот самый процесс, а может информировать остальные узлы устройства о том, что процесс идет (или, как говорят, служить флагом процесса). На схеме ниже приведен пример подобной работы

 

 

Рис.18.  Триггер в качестве флага процесса

В момент прихода сигнала «Старт» происходит перебрасывание триггера в «единичное» состояние – операция (процесс) запущены. С приходом сигнала «Стоп» триггер переходит в «0»-состояние, процесс прекращается.

Простейший вариант – это использование входов -S и –R, но при этом всегда остается вероятность возникновения ситуации неопределенности при одновременном приходе сигналов на оба входа. Чтобы избежать этого, на практике задействуют пары входов С и –S или –R и С. При использования пары входов –R и С надо подать на D единицу, при задействовании пары С и –S на вход D подается нуль. Универсальность и удобство такого решения еще и в том, что в роли сигналов «Стоп» и «Старт» может использоваться не только уровень сигнала, но и его фронт.

Ещё одна область, в которой триггеры получили самое широкое распространение – синхронизация сигналов. Например, с помощью триггера очень просто избавляются от коротких паразитных импульсов, которые возникают на выходе комбинационной схемы, если несколько входных сигналов изменяются практически одновременно.

Рис. 19. Схема синхронизации с помощью триггера

В данном случае для синхронизации необходим синхропереход (синхросигнал), который сопровождает информационные входные сигналы (или входной код) и который задержан на время tз (его значение больше значения задержки для всей комбинационной схемы) относительно момента, когда началось изменение входных сигналов. Когда синхросигнал подается в триггере на вход С, а выходной сигнал этой комбинационной схемы – на вход D этого же триггера, то сигнал на выходе триггера (обозначен на графике Вых. 2) будет полностью свободен от наличия паразитных импульсов.

При разработке цифровых схем, чья работа синхронизируются единым тактовым генератором, очень часто возникает проблема синхронизации работающей схемы и поступающего на неё внешнего сигнала. То есть необходимо обеспечить изменение этого внешнего (по отношению к тактовому сигналу в схеме — асинхронного) сигнала так, чтобы в результате менялся в соответствии с тактами задающего (тактового) генератора. Другими слова – этот сигнал из асинхронного должен стать синхронным для всей работающей схемы, в которую он поступает. Эта задача решается путем установки триггера.

Самый простой вариант – внешний сигнал осуществляет разрешение/запрет на прохождения сигнала, генерируемого непрерывно работающим тактовым генератором. Самое простое решение, особенно если идет речь о RC-генераторе – просто отключать и запускать генератор в необходимое время. Но такая простота – кажущаяся. Прежде всего, нельзя включить генератор мгновенно – ему потребуется время для возбуждения, да и качество и форма генерируемого сигнала в начале будет отличаться от необходимого. Особенно ярко это проявляется с кварцевыми генераторами, останавливать и запускать которые не рекомендуется – после возобновления работы генератор возобновляет генерирование сигнала с задержкой, которая может равняться до 5 периодов тактовой частоты. При этом при каждом включении задержка будет разной. Кроме того, не всегда есть возможность прекращать работу тактового (задающего) генератора, особенно, когда от его работы напрямую зависит функционирование всей схемы.

Поэтому для упрощения считают, что тактовый генератор функционирует непрерывно, а внешний управляющий сигнал  будет отвечать за прохождение/блокирование сгенерированных импульсов.

  

Рис. 20. Схема синхронизации сигнала разрешения

Простейшее решение – организовать запрещение или пропускание импульсов, сгенерированных тактовым генератором, с использованием логического элемента 2И (на рис. вариант а). Но при этом велика вероятность того, что на выход системы будут проходить обрезанные (неполной длительности) импульсы, включая предельно короткие. Эти искаженные импульсы могут дестабилизировать работу системы в целом, внеся неопределенность в функционирование элементов.

Синхронизирующий триггер (вариант б на рис. ) обеспечит на выходе пропускающего элемента 2И только «целые» импульсы, имеющие полную длительность. Проходящий через триггер разрешающий сигнал, тактирующийся разрешаемым сигналом, синхронизируется в результате с тактовым сигналом, что гарантирует появление на выходе исключительно целого числа тактовых импульсов и целого числа периодов, задаваемых тактовым генератором.

Используя триггеры, можно создать линию задержки для цифровых сигналов. Для этого несколько триггеров (они обязательно должны тактироваться общим тактовым сигналом С) необходимо соединить в одну цепь последовательно. Такое включение позволит обрабатывать одновременно комбинационными схемами сразу несколько последовательных (по времени) состояний одного сигнала.

Что такое триггеры и где они применяются рассмотрено на видео:

44kw.com

RS-триггер. Принцип работы, функциональные схемы, таблица переходов

Триггер – простейшее устройство, представляющее собой цифровой автомат. Он имеет два состояния устойчивости. Одному из этих состояний присваивается значение «1», а другому — «0». Состояние триггера, а также значение двоичной информации, которая в нем хранится, определяется выходными сигналами: прямым и инверсным. В том случае, когда на прямом выходе установится потенциал, который соответствует логической единице, состояние триггера называется единичным (при этом потенциал на инверсном выходе равен нулю). Если же на прямом выходе нет потенциала, то состояние триггера называется нулевым.

Классифицируют триггеры по следующим признакам:

1. По способу записываемой информации (асинхронные и синхронные).

2. По способу управлением информацией (статистические, динамические, одноступенчатые, многоступенчатые).

3. По способу реализации логических связей (JK-триггер, RS-триггеры, T-тригер, D-триггер и других типов).

Основными параметрами всех типов триггеров являются наибольшее значение длительности входного сигнала, время задержки необходимого для переключения триггера, а также разрешающее время срабатывания.

В этой статье поговорим о таком типе устройств, как RS-триггер. Они бывают двух типов: синхронные и асинхронные.

Асинхронный RS-триггер конструктивно имеет два прямых (R и S) входа. Это устройство функционирует согласно таблице переходов.

Запрещенной для такого триггера является комбинация сигналов на входах устройства, вызывающая состояние неопределенности. Эта комбинация может быть выражена требованием RtSt=0. При минимизации карты Карно выводится закон функционирования триггера, который называют характеристическим уравнением: Q(t+1)=St V R’tQt. При этом RtSt будет равно нулю.

На функциональной схеме изображен RS-триггер асинхронного типа на элементах И-НЕ и во втором исполнении на элементах ИЛИ-НЕ.

Второй тип – синхронный RS-триггер. Такое устройство конструктивно имеет три прямых входа S, R, и C. Отличие триггера синхронного типа от асинхронного заключается в наличии входа синхронизации (С). Он необходим по следующим причинам: ведь на входы устройства (логического элемента) сигналы поступают не всегда одновременно. Это связано с тем, что они проходят через различные типы и количество узлов, которые обладают разной задержкой. Это явление называют «состязанием». В результате таких «состязаний» полученные значения сигналов будут накладываться на предыдущие значения других сигналов. Все это приводит к ложному срабатыванию устройства.

Это явление можно устранить подачей на вход устройства сигналов временного стробирования. А именно: на вход логического элемента, кроме непосредственно информационных сигналов, подаются ключевые синхронизирующие импульсы, к этому моменту информационные входные сигналы успеют зафиксироваться на входах.

Главное условие правильности работы срабатывания логических каскадов в RS-триггере и управляемых ими логических схем – недопустимость одновременного действия сигнала Rt или St, переключающего устройство, и съема информации с выхода Q(t+1) триггера. В связи с этим в потенциальных сериях элементов содержатся только синхронные.

RS-триггер синхронного типа представлен характеристическим уравнением: Q(t+1)=StCt V R’tQt V QtC’t.

На фото изображен RS-триггер синхронного типа на элементах И-НЕ. Входные логические элементы И-НЕ передают переключающую логическую единицу с информационного входа S или R на необходимые входы асинхронного триггера типа RS с инверсными входами только при условии наличия на синхронном входе (С) сигнала с уровнем логической единицы.

fb.ru

RS-триггер. Принцип работы RS-триггера. Схема :: SYL.ru

RS-триггер представляет собой простейший управляющий автомат, реализованный обычно в виде цифровой электронной схемы, относящийся к классу последовательностных схем. Как известно, в цифровой схемотехнике к функциональным устройствам последовательностного типа относятся регистры, счетчики, генераторы чисел и управляющие автоматы, включая триггеры разных видов.

Место триггеров в цифровой схемотехнике

В отличие от комбинационных логических схем, которые изменяют состояние в зависимости от фактических сигналов, поданных на их входы в определенное время, последовательностные логические имеют некоторую форму присущей им встроенной «памяти», так что они могут учитывать как предыдущее, так и фактическое состояние их входов и выходов. Общая структурная схема последовательностного устройства показана ниже.

RS-триггер как цифровой управляющий автомат включает собственно память и комбинационную схему управления на типовых лигических элементах, реализующую его входной логический алгоритм. Если рассматривать эту схему применительно к простейшим схемам триггеров, то они не имеют структурно выделенной памяти в виде какой-то специализированной микросхемы или схемного узла. Память триггера существует на уровне функции, она словно встроена в алгоритм работы его комбинационной схемы управления. Проявлением этой «памяти» является так называемая бистабильность триггера, выходы которого могут находиться в одном из двух основных состояний: логической единицы (далее — 1) или логического нуля (далее — 0). Установившиеся значения своих выходов триггер запоминает («защелкивает» их) и сохраняет, пока не возникнет очередное изменение его входных сигналов.

Классификация

Если стандартные логические элементы являются строительными блоками комбинационных схем, бистабильные схемы, включая и RS-триггер, являются основными компонентами построения последовательностных логических устройств, таких, как регистры хранения данных, регистры сдвига, устройства памяти или счетчики. В любом случае рассматриваемые триггеры (разумеется, как и все последовательностные схемы) могут быть выполнены в виде следующих основных типов:

1. Асинхронный RS-триггер – схема, которая изменяет состояние сразу при изменении входных сигналов. Для рассматриваемого типа устройств ими являются сигналы на информационных входах R (сброс) и S (установка). Согласно установившейся практике, соответствующие входы называют так же, как и сигналы на них.

2. Синхронный RS-триггер, управляемый статически, работа которого синхронизирована с уровнем определенного тактового сигнала.

3. Триггер по п.2 с динамическим управлением, работа которого синхронизирована с моментами появления фронтов (или спадов) тактового сигнала.

Таким образом, если изменения состояния выходов происходят только при наличии тактового сигнала, который подается на отдельный тактовый вход C, то триггер является синхронным. В противном случае схема считается асинхронной. Чтобы сохранить свое текущее состояние, последовательностные схемы используют обратную связь, т. е. передачу части выходного сигнала на ее вход.

RS-триггер на логических элементах

Простейший способ его сделать – соединить вместе пару двухвходовых логических элементов И-НЕ. При этом обратная связь с выхода одного элемента подается на вход другого (см. схему ниже).

Как правило, в данной схеме входные сигналы показывают инверсными (с верхним подчеркиванием), хотя в дальнейшем при анализе работы используют обозначения прямых (неинвертированных) входов. Это сильно затрудняет понимание логики работы триггера. Поэтому мы не будем вводить инвертирование входов на этапе рассмотрения работы схемы на элементах И-НЕ, а учтем это в дальнейшем при ее модификации.

Сколько входов и выходов имеет RS-триггер? Из схемы выше видно, что он содержит S-вход и R-вход, которые служат, соответственно, для установки и сброса схемы, а также прямой Q и инверсный Q̃ выходы. Но данный простейший триггер относится к виду асинхронных, его условное обозначение показано ниже.

В синхронном устройстве имеется еще и вход C для тактовых импульсов.

Состояние «Установлен»

Рассмотрим, как происходит работа RS-триггера в этом состоянии, задаваемом значениями R = 0 и S = 1. Поскольку на вход R элемента И-НЕ Y подан уровень 0, то Q̃ =1 (логика И-НЕ). С выхода Y сигнал Q̃ также подан обратно на элемент X (вход «A»). Поскольку S = A = 1, то Q = 0.

Если устанавливается R = 1, а вход S по-прежнему равен 1, то на входах Y имеем B = 0 и R = 1, а его выход Q̃ =1, т. е. он не изменился. Итак, если S = 1, то RS-схема триггера «защелкивается» в состоянии «Установлен» Q = 0 и Q̃ = 1, а смена сигнала R его не изменяет.

Состояние «Сброшен»

В этом втором устойчивом состоянии Q̃ = 0, а Q = 1, и задается оно входами R = 1 и S = 0. Поскольку у элемента Х вход S = 0, то его выход Q =1 (логика И-НЕ). Сигнал Q подается обратно на элемент Y (вход «В»), и так как R = B = 1, то Q̃ = 0.

Если S становится равен 1 при R = 1, то Q̃ остается равен лог 0, т. е. он не изменяется. Итак, при R =1 схема триггера снова «защелкивается» в состоянии «Сброшен» Q̃ = 0 и Q = 1, сохраняемом при любом сигнале S.

Сводим результаты в таблицу

Мы можем определить состояние сигналов Q и Q̃ по следующей таблице истинности:

СостояниеSRQОписание
Установка1001Выход Q̃ =1
1101без изменений
Сброс0110Выход Q̃ =0
1111без изменений
Недопустимое0011состояние ошибки

Видно, что когда S = R = 1, то Q и Q̃ могут быть равны как 1, так и 0 (но не одновременно!) в зависимости от уровней входов S или R перед возникновением данного состояния выходов. Таким образом, при условии S = R = 1 нельзя изменить состояние выходов Q и Q̃. Оно может измениться только при смене уровня с 1 на 0 на одном из входов.

Значение S = R = 0 является нежелательным или недопустимым состоянием, и его следует избегать. Состояние S = R = 0 вызывает установку обоих выходов Q и Q̃ на уровне 1, в то время как состояние Q̃ всегда должно быть обратно Q. Результатом является то, что триггер теряет контроль над Q и Q̃, и если два входа теперь перейдут к состоянию 1, то схема становится неустойчивой и переключается в неопределенное состояние.

Диаграмма переключения RS-триггера

Сказанное в предыдущем разделе иллюстрирует следующая диаграмма переключения.

Как видно, при S = R = 0 возникает дисбаланс (неопределенность) состояния выходов. Он может привести к переключению одного из выходов быстрее, чем другого, в результате чего произойдет переключение триггера в то или иное состояние, которое может не совпадать с требуемым, и данные будут повреждены. Это неустойчивое состояние обычно называют мета-стабильным.

Таким образом, подобный триггер-защелка может быть переведен в состояние «Установлен» путем подачи 0 на его S-ввод (при наличии 1 на R-вводе) и переведен в состояние «Сброшен» подачей 0 на R-ввод (при наличии 1 на S-вводе). Триггер входит в неопределенное состояние (мета-стабильное), если на оба его входа одновременно подается уровень 0.

Переключение состояния выходов происходит с небольшой задержкой относительно изменения сигнала на одном из входов без использования тактового сигнала. Следовательно, рассмотренная выше схема представляет асинхронный RS-триггер.

Модифицируем схему триггера

Как мы видели выше, базовые элементы И-НЕ рассмотренного RS-триггера работают так, что при его установке Q̃ = 1 и Q = 0, а при его сбросе Q̃ = 0 и Q = 1, хотя логичнее было бы в первом состоянии иметь Q = 1, а во втором — Q = 0. При этом еще и получается, что смена состояний происходит при падении уровня сигнала с 1 до 0.

Таким образом, для правильной работы схемы триггера его входные сигналы нужно проинвертировать. Тогда переключения его состояний будут происходить при подаче положительных входных сигналов. Для этого в схему нужно добавить два дополнительных И-НЕ элемента, присоединенных как инверторы к S̃- и R̃-входам, как показано на рисунке ниже. Здесь на входах элементов И-НЕ уже представлены инверсные входные сигналы.

Так же, как и с использованием И-НЕ элементов, можно построить простой RS-триггер с использованием двух ИЛИ-НЕ элементов, соединенных по такой же схеме. Она будет работать аналогичным образом, как и рассмотренная выше схема И-НЕ. При этом активным является высокий уровень сигналов на входах, а недопустимое состояние возникает, когда на оба входа подан уровень логической «1», как это показано в таблице истинности на рисунке ниже.

Как синхронизировать работу триггера

Иногда желательно в последовательностных логических схемах иметь бистабильный триггер, изменяющий свое состояние, когда соблюдены определенные условия, независимо от состояния S- или R-входов. Такая схема может быть создана подключением двухвходного элемента И последовательно с каждого входом триггера. Объединив два входа элементов И, получим новый вход триггера. Добавление его означает, что выходы Q и Q̃ изменяют состояние, когда сигнал на нем является высоким, и, следовательно, он может быть использован в качестве тактового C-ввода, как показано на рисунке ниже.

Когда сигнал на С-входе находится на уровне 0, то выходы двух элементов И — также на уровне 0 (логика элемента И), независимо от состояния двух входов S и R, а два выхода Q и Q̃ «защелкнуты» в последнем установившемся состоянии. Когда сигнал на С-входе изменяется на уровень 1, то схема отвечает как обычный бистабильный триггер, становясь прозрачной для установки и сброса состояний.

Этот дополнительный C-вход также может быть подключен к выходу генератора тактовой частоты синхронизации, образуя тогда синхронный RS-триггер. Таким образом, данная схема работает как стандартная бистабильная триггерная «защелка», но выходы активируются только тогда, когда уровень 1 подан на C-вход, и отключаются при появлении уровня логического нуля.

Регистры на триггерах

RS-триггер способен сохранять 1 бит цифровой информации. Если необходимо хранить несколько бит, например, цифровое двоичное слово из нескольких двоичных разрядов (в микроконтроллерах обычно 8 или 16), то триггеры могут соединяться параллельно, образуя регистры. Это простейшие устройства для временного хранения набора двоичных цифровых разрядов, в которых каждый триггер сохраняет значение одного разряда (0 или 1. т. е. один бит). Так, показанный ниже 4-разрядный регистр на RS-триггерах содержит четыре отдельных триггера.

Любое двоичное число от (0000)2 до (1111)2 может быть сохранено в этом регистре просто путем установки или сброса соответствующего триггера. Давайте предположим, что первый триггер установлен (Q1 = 1), второй сброшен (Q2 = 0), третий также сброшен (Q3 = 0), а четвертый установлен (Q4 = 1). Тогда двоичное число, записанное в регистр, будет (1001)2.

Кроме параллельных регистров, предназначенных для хранения цифровых слов, на RS-триггерах делаются и так называемые регистры сдвига, в которых разряды цифрового слова последовательно с приходом каждого тактового импульса сдвигаются влево или вправо на один разряд. Схема такого устройства на синхронных триггерах показана ниже.

Подобные регистры находят применение в схемах последовательных интерфейсов, когда поступающие из управляющего контроллера цифровые слова побитно передаются в линию связи.

www.syl.ru