Умножитель частоты на 2 на логике – Умножители частоты — Club155.ru

3. Умножители частоты

Удвоитель на составном каскаде.Устройство (рис. 14.18) собрано на двух транзисторах разной проводимости. В исходном состоянии оба транзистора закрыты. На входе действует сигнал гармонической формы. Положительная полярность входного сигна­ла открывает транзисторVT1 и закрывает транзисторVT2. Проте­кающий ток транзистораVT1 создает падение напряжения на ре­зисторахR3 иR4. На первом выходе будет сигнал, совпадающий по фазе с входным сигналом, а на втором выходе сигнал будет находиться в противофазе. При равенстве сопротивлений резисто­ровR3 иR4 амплитуды этих сигналов будут равны. Отрицательная полуволна входного сигнала закроет транзисторVT1 и откроет транзисторVT2. НаВыходе 1 появится сигнал, находящийся в про­тивофазе с входным сигналом, а наВыходе 2 — будет совпадать по фазе с входным сигналом. Таким образом, при подаче на вход си­нусоидального сигнала наВыходе 1 все полуволны будут положи­тельными, а наВыходе 2 — отрицательными. Удвоитель работает в диапазоне частот от 200 Гц до 20 кГц.

Рис. 14.18 Рис. 14.19

Транзисторный удвоитель.Удвоитель (рис. 14.19) состоит из двух транзисторов. Первый транзистор работает в схеме с коллекторно-эмиттерной нагрузкой, и коэффициент передачи его равен единице. Второй транзистор работает в схеме с ОБ. Входной сигнал создает в эмиттереVT2 ток, который на коллекторной нагрузкеR3 создает напряжение, равное по амплитуде входному напряжению. Таким образом, положительная полуволна гармонического сигнала проходит через транзисторVT1 и выделяется на резистореR3 со сдвигом по фазе 180°, а отрицательная полуволна проходит через транзисторVT2 без изменения фазы. В результате напряжение на резистореR3

будет иметь вид, получаемый после двухполупериод-ного выпрямления входного сигнала. Удвоитель работает в широ­ком диапазоне частот, который определяется типом примененных транзисторов.

Умножитель на транзисторах.Схема удвоения частоты входно­го гармонического сигнала (рис. 14.20) состоит из двух каскадов. Каждый каскад увеличивает частоту сигнала в 2 раза. Положи­тельная полуволна входного сигнала с амплитудой 0,5 В открывает транзисторVT2. Отрицательная полуволна проходит через транзи­сторVT1. Эти два сигнала суммируются на резистореR2. Транзи­сторVT2 инвертирует входной сигнал,a VT1 — не инвертирует. На резистореR2 формируется сигнал двухполупериодного выпрямле­ния. Этот сигнал через эмиттерный повторитель подается на второй каскад. Амплитуда выходного сигнала повторителя равна 0,6 В.

Рис. 14.20 Рис. 14.21

Диодный умножитель.Входное гармоническое напряжение (рис. 14.21) подается на трансформатор. Во вторичной обмотке трансформатора включены две фазосдвигающие цепочки. В них про­исходит сдвиг фазы гармонического сигнала на 120°. В результате этого через диоды проходят сигналы, сдвинутые по фазе. На вход­ном сопротивлении транзистора они суммируются. Третья гармони­ка суммарного пульсирующего сигнала выделяется контуром. Но­миналы элементов фазосдвигающих цепочек рассчитаны на частоту 400 Гц.

Рис. 14.22

Удвоитель частоты.В удвоителе (рис. 14.22) применены тран­зисторы с одинаковыми параметрами, входящие в состав интеграль­ной микросхемы К159НТ1. Это позволяет уменьшить паразитные со­ставляющие больше чем на 20 дБ. Оптимальный режим удвоения получается при напряжении смещения на базах, равном 0,4 В. Удвоитель работает в широком диапазоне частот (от нижней гра­ничной частоты пропускания трансформатора до 70 МГц) и при входном сигнале 0,5 В.

Детекторный удвоитель частоты.В основу такого удвоителя (рис. 14.23) положено двухполупериодное выпрямление на двух транзисторахVT1 иVT2. Отрицательная полуволна выходного на­пряжения ОУ проходит через транзисторVT1, а положительная — через транзисторVT2. РезисторыR6 иR8 выбраны одинаковыми, поэтому коэффициенты передачи обеих полуволн равны. Для устра­нения искажений формы выходного сигнала, вызванных влиянием порогового начального участка характеристик транзисторов, ис­пользуется ОУ с нелинейной ООС. С помощью потенциометра

R2 на выходе ОУ устанавливается напряжение, соответствующее минимальным искажениям выходного сигнала. Удвоитель хорошо ра­ботает при треугольной форме входного сигнала. Для этой формы входного сигнала можно последовательно включать до десяти схем умножения.

Рис. 14.23 Рис. 14.24

Рис. 14.25

Дифференциальный удвоитель.Удвоитель частоты (рис. 14.24) состоит из эмиттерного повторителя, собранного на транзистореVT1, и усилительного каскада, построенного на транзисторе

VT2. Входной сигнал через конденсатор С1 поступает в базу транзисто­раVT1. В эмиттере этот сигнал складывается с сигналом, который проходит через транзисторVT2. ТранзисторVT2 работает в нели­нейном режиме. Он пропускает отрицательные полуволны входного сигнала. Перевернутый по фазе входной сигнал будет вычитаться из сигнала эмиттерного повторителя. Уровень взаимодействующих сигналов можно регулировать резисторамиR4 иR5. РезисторR4 управляет амплитудой отрицательной полуволны, а резисторR5 регулирует отношение эмиттерного сигнала к коллекторному.

Удвоитель частоты прямоугольного сигнала.Устройство (рис. 14.25,а) осуществляет преобразование входного сигнала гар­монической формы в прямоугольный сигнал с удвоенной частотой. Входной сигнал поступает в эмиттеры транзисторовVT1 иVT2.

ТранзисторVT1 работает в режиме ограничения. Второй транзи­стор также ограничивает сигнал, но за счет конденсатора С1 про­исходит сдвиг выходного сигнала на 90° относительно входного. Два ограниченных сигнала суммируются через резисторыR6 иR7. Суммарный двухполярный сигнал с помощью транзисторовVT3 иVT4 преобразуется в сигнал с удвоенной частотой. Эпюры сигналов в различных точках показаны на рис. 14.25,б. Удвоитель работает в широком диапазоне частот от 20 Гц до 100 кГц. Такой диапазон можно перекрыть, если применить со­ответствующую емкость конденсато­ра С1. Входной сигнал должен иметь амплитуду не менее 2 В.

Компенсационный умножитель.Умножитель частоты компенсацион­ного типа (рис. 14.26) построен на одном транзисторе. Ограниченный по амплитуде сигнал суммируется с входным сигналом гармонического вида на резистореR1 В Deэvль тате на выходе формируется сигнал, частота которого в 3 раза вы ше частоты входного сигнала. Форма выходного сигнала не являет­ся идеально гармонической. Этот сигнал необходимо пропустить через фильтр, чтобы уменьшить уровень высоких гармоник На Фор­му сигнала в большой степени влияет уровень ограничения транзи­стора. При малых углах отсечки выходного сигнала значительно уменьшаются высокочастотные спектральные составляющие. Умень­шается при этом и амплитуда третьей гармоники.

Рис. 14.26 Рис. 14.27

Делитель на ОУ.Делитель (рис. 14.27,а) построен на четектн-ропании суммарного сигнала на выходе ОУ. НаВход 1 полается сигнал гетеродина с амплитудой 0,1 В, наВход 2 — преобразуемый сигнал. Зависимость амплитуды выходного сигнала от преобразуе­мого сигнала показана на рис. 14.27,б.

studfiles.net

Умножитель частоты 2 — часть 2

В резонансных усилителях транзистор можно включить с ОЭ, ОБ и ОК. В большинстве случаев используется схема с оэ, обес­печивающая максимальное усиление по мощности с малым уров­нем шумов. В ряде случаев на достаточно высоких для выбранного транзистора частотах используется схема с ОБ. Колебательный контур в усилитель можно включить по автотрансформаторной, двойной автотрансформаторной, трансформаторной и емкостной схемам.

Рисунок 2.4 . Принципиальная схема умножителя частоты на резонансном усилительном каскаде.

Неполное включение контура в коллекторную цепь и к нагрузке позволяет избежать чрезмерного ухуд­шения добротности контура (особенно когда нагрузкой служит малое входное сопротивление транзистора). Элементы контура и его связь с выходом транзистора и с нагрузкой необходимо выби­рать так, чтобы обеспечить настройку каскада на заданную ча­стоту, а также получить требуемую полосу пропускания и нужное усиление. В транзисторах имеется внутренняя обратная связь, кроме того, в усилителе имеются паразитные обратные связи. На частотах ниже и выше резонансной колебательный контур пред­ставляет собой комплексную нагрузку и вносит дополнительный фазовый сдвиг. Общий фазовый сдвиг между входным и выходным сигналами может достичь 0 или 2л, и усилитель самовозбудится. Поэтому в резонансных усилителях часто применяется нейтра­лизация, устраняющая или ослабляющая обратную связь на частотах, близких к резонансной, и тем самым повышающая устойчивость работы.

3. Выбор обоснования и предварительный расчёт структурной схемы

Задача обеспечения стабильной работы транзисторного умножителя, как правило, решается более сложно, чем для усилителя, поскольку состав высших гармоник в импульсе тока изменяется более существенно, чем амплитуда первой гармоники. Высокая стабильность возможна в схемах, в которых используется отрицательная обратная связь. Создание источника с большим внутренним сопротивлением в умножителях затруднено, так как для фильтрации побочных гармонических составляющих в них обычно используются параллельные колебательные контуры высокой добротности. Такой контур для высших гармонических составляющих входного тока имеет практически нулевое сопротивление и поэтому может рассматриваться как источник гармонического сигнала с нулевым внутренним сопротивлением, что соответствует заданию моего курсового проекта.

Гармоническая форма напряжения может быть в принципе заметно искажена из-за шунтирующего действия нелинейного входа транзистора. Однако при малых мощностях, при которых обычно работает умножитель, входные сопротивления транзистора достаточно велики, чтобы этот эффект не проявлялся.

Структурная схема умножителя частоты представлена на рисунке 3.1

Рисунок 3.1 – структурная схема умножителя частоты

Слабый входной сигнал усиливается с помощью каскадов предварительного усиления. Их число зависит от уровней как входного сигнала, так и сигнала, который требуется получить на выходе многокаскадного усилителя.

Усиленный предварительными каскадами сигнал подаётся на резонансный каскад, который, работая в режиме сильных сигналов, усиливает и фильтрует третью гармонику гармонического сигнала, подаваемого на вход. Тем самым происходит умножение входной синусойды с коэффициентом умножения N = 3. Выходной каскад предназначен для усиления преобразованного сигнала и передачи его с заданной мощностью на нагрузку. Для лучшей фильтрации побочных составляющих спектра выходного можно подключить резонансный LC-фильтр перед нагрузкой.

Определим максимальный ток протекающий через нагрузку:

Исходя из данных:

Тогда ориентировочное количество каскадов предварительного усиления по следующей формуле:

(3.3)

Для нашего проекта достаточно буде двух каскадов усиления – предварительного и резонансного. Ориентировочный коэффициент усиления для каждого каскада [4]:

(3.4)

Для расчёта резонансного и предварительного усилительного каскада выберем транзистор ГТ309, который удовлетворяет предъявленным требованиям по частоте и выходной мощности. Параметры транзистора:

– предельная частота

— коэффициент усиления по току Ом – сопротивление базы — ток насыщения

— импульс тока каоллектора

— мощность рассеяния

4. Описание принципа работы структурной схемы

Т.к. по условию поставленной задачи генератор входного сигнала отсутствует, а на вход усилителя непосредственно подаётся синусойда заданной частоты и амплитуды, то входное устройство может отсутствовать в разрабатываемой структурной схеме.

Схемная реализация каскада предварительного усиления представлена на рисунке 4.1. Это схема усилителя на биполярном транзисторе включенном по схеме с общим эмиттером. Я выбрал эту схему так как у нее сравнительно большие коэффициенты усиления по напряжению и по току, а также большое входное сопротивление. Недостаток этой схемы – сдвиг фаз между входным и выходным сигналом равен 180° но в поставленной задаче не указывается обязательное сохранение фазы на выходе, так что этим недостатком можно пренебречь.

Основными элементами схемы являются источник питания, управляемый элемент — транзистор

и резистор . Эти элементы образуют главную цепь усилительного каскада, в которой за счет протекания управляемого по цепи базы коллекторного тока создается усиленное переменное напряжение на выходе схемы. Остальные элементы каскада выполняют вспомогательную роль. Конденсаторы , являются разделительными.

Конденсатор

исключает шунтирование входной цепи каскада цепью источника входного сигнала по постоянному току, что позволяет, во-первых, исключить протекание постоянного тока через источник входного сигнала по цепи → → и, во-вторых, обеспечить независимость от внутреннего сопротивления этого источника напряжения на базе в режиме покоя. Функция конденсатора сводится к пропусканию в цепь нагрузки переменной составляющей напряжения и задержанию постоянной составляющей.

Рисунок 4.1 – принципиальная схема усилительного каскада с общим эммитером

Резисторы

и используются для задания режима покоя каскада. Поскольку биполярный транзистор управляется током, ток покоя управляемого элемента (в данном случае ток ) создается заданием соответствующей величины тока базы покоя . Резистор предназначен для создания цепи протекания тока . Совместно с резистор обеспечивает исходное напряжение на базе относительно зажима ”+” источника питания.

Резистор

является элементом отрицательной обратной связи, предназначенным для стабилизации режима покоя каскада при изменении температуры. Температурная зависимость параметров режима покоя обусловливается зависимостью коллекторного тока покоя от температуры. Основными причинами такой зависимости являются изменения от температуры начального тока коллектора , напряжения и коэффициента β. Температурная нестабильность указанных параметров приводит к прямой зависимости тока от температуры. При отсутствии мер по стабилизации тока , его температурные изменения вызывают изменение режима покоя каскада, что может привести, как будет показано далее, к режиму работы каскада в нелинейной области характеристик транзистора и искажению формы кривой выходного сигнала. Вероятность появления искажений повышается с увеличением амплитуды выходного сигнала.

mirznanii.com

Умножитель числа импульсов с переключаемым коэффициентом умножения

Читать все новости

В радиолюбительской практике может найти применение уст­ройство (его схема показана на рисунке), формирующее из им­пульсной последовательности на входе пачки импульсов, число ко­торых можно изменять в довольно широких пределах.

Работает устройство следую­щим образом. Входные импульсы подают на объединённые входы триггера Шмитта DD1.1. Он улуч­шает форму импульсов, а диффе­ренцирующая цепь C3R3 укора­чивает их по длительности. Корот­кие импульсы положительной по­лярности поступают на входы R со­единенных последовательно счёт­чиков-дешифраторов DD2, DD3 и переводят их в нулевое состояние. При этом на их выходах устанав­ливается уровень лог. О, на выходе элемента DD1.3 — уровень лог. 1, и элемент DD1.4 начинает пропус­кать на выход импульсы тактового генератора, выполненного на эле­менте DD1.2. Эти же импульсы по­даются на счётный вход счётчика DD2. После поступления определённого числа импульсов, заданного пере­ключателями SA1 и SA2, на входах эле­мента DD1.3 появляются уровни лог. 1, а на выходе — уровень лог. 0, запрещающий прохождение импульсов так­тового генератора через элемент DD1.4.

В таком состоянии устройство нахо­дится до прихода следующего входного импульса, который обнуляет счётчики DD2 и DD3, далее процесс повторяется. Таким образом, на каждый входной им­пульс устройство формирует пачку им­пульсов, число которых задано пере­ключателями SA1 и SA2.

Для корректной работы умножителя частота входных импульсов должна быть как минимум в 100 раз меньше час­тоты тактового генератора на элементе DD1.2. При указанных на схеме номина­лах резистора R2 и конденсатора С2 частота следования импульсов этого генератора равна примерно 160 кГц, поэтому частота входных импульсов не должна превышать 1,5 кГц.

Автор: К. МОРОЗ, г. Белебей, Башкортостан

Возможно, Вам это будет интересно:

meandr.org

Умножитель частоты 2 — часть 3

Проявление отрицательной обратной связи и ее стабилизирующего действия на ток нетрудно показать непосредственно на схеме рис. 2. Предположим, что под влиянием температуры ток увеличился. Это отражается на увеличении тока , повышении напряжения и соответственно снижении напряжения . Ток базы уменьшается, вызывая уменьшение тока , чем создается препятствие наметившемуся увеличению тока . Иными словами, стабилизирующее действие отрицательной обратной связи, создаваемой резистором

, проявляется в том, что температурные изменения параметров режима покоя передаются цепью обратной связи в противофазе на вход каскада, препятствуя тем самым изменению тока , а, следовательно, и напряжения .

Конденсатор

шунтирует резистор по переменному току, исключая тем самым проявление отрицательной обратной связи в каскаде по переменным составляющим. Отсутствие конденсатора привело бы к уменьшению коэффициентов усиления схемы.

Название схемы «с общим эмиттером» означает, что вывод эмиттера транзистора по переменному току является общим для входной и выходной цепи каскада.

Резонансным называется усилитель, нагрузкой которого служит резонансный контур, настроенный на частоту усиливаемого сигнала. Для настройки в контуре используется переменное реактивное сопротивление. Резонансные усилители являются избирательными высокочастотными усилителями. В радиотехнике они предназначаются для выделения из действующих на входе сигналов с разными частотами лишь группы сигналов с близкими частотами, которые несут нужную информацию. К резонансным усилителям предъявляются требования возможно большего усиления, высокой избирательности и стабильности, малого уровня шумов, удобства управления и др.

В резонансных усилителях транзистор можно включить с ОЭ, ОБ и ОК. В нашем случае используется схема с ОЭ, обеспечивающая максимальное усиление по мощности с малым уровнем шумов. Колебательный контур в усилитель можно включить по автотрансформаторной, двойной автотрансформаторной, трансформаторной и емкостной схемам. Неполное включение контура в коллекторную цепь и к нагрузке позволяет избежать чрезмерного ухудшения добротности контура (особенно когда нагрузкой служит малое входное сопротивление транзистора).

Рисунок 4.2 – принципиальная схема резонансного усилительного каскада

Элементы контура и его связь с выходом транзистора и с нагрузкой необходимо выбирать так, чтобы обеспечить настройку каскада на заданную частоту, а также получить требуемую полосу пропускания и нужное усиление. В транзисторах имеется внутренняя обратная связь, кроме того, в усилителе имеются паразитные обратные связи. На частотах ниже и выше резонансной колебательный контур представляет собой комплексную нагрузку и вносит дополнительный фазовый сдвиг. Общий фазовый сдвиг между входным и выходным сигналами может достичь 0 или 2π, и усилитель самовозбудится. Поэтому в резонансных усилителях часто применяется нейтрализация, устраняющая или ослабляющая обратную связь на частотах, близких к резонансной, и тем самым повышающая устойчивость работы.

5. Описание схемы электрической и электрический расчёт

Прежде всего рассчитаем резонансный каскад. [1]

Исходные данные:

МГц

Коэффициент умножения

В

кОм

Чтобы обеспечить запас стабильности на погрешность расчёта, зададимся нестабильностью тока 3-й гармоники 𝛿I = 10% . Из графика рис. 5.1 при выбранном управляющем напряжении

такая стабильность обеспечивается при

0,4 ≤

cosλ ≤ 0,6 (5.2)

Где λ – угол закрывания

Рисунок 5.1 – График зависимости отношения гармоник, нестабильности тока и коэффициента Берга от угла закрывания для утроителя частоты

Примем

Учтём предельно допустимые параметры транзистора:

≤ (5.3) ≥ (5.4)

Напряжение на коллекторе найдём из заданной мощности и тока:

Тогда:

Найдём коэффициент Берга

:

Оптимальный угол отсечки:

Тогда, в соответствии с формулами (5.2), (5.3) и (5.4):

— условие выполняется

= 1 мВт ≤ 50 мВт – условие выполняется = 0,185 ≥ 0,008 – условие выполняется

Найдём максимальное отношение гармоник:

Где

— напряжённость коллектора — величина напряжения источника питания

Из графика рис. 5.1:

> 0,4 (5.10)

Тогда окончательно зададим угол закрывания:

0,55 (5.11)

Рассчитаем сопротивление обратной связи:

Из рис. 5.3 для низкочастотного приближения (выберем ωτ=1, т.к. в рабочих режимах постоянная составляющая мало зависит от частоты и и при выбранном значении ωτ=1 ошибка не превышает 10%) при

0,55. Выберем .

Рисунок 5.3 – зависимость коэффициента

от

Тогда рассчитаем минимальное сопротивление обратной связи:

Тогда сопротивление эммитера:

Произведём расчёт схемы по постоянному току:

Напряжение отсечки идеального транзистора:

Где:

∧ =

(5.16)

Для схемы с постоянным углом отсечки принимаем

.

Тогда по формулам найдём:

И тогда:

(5.18)

Рассчитаем параметры резонансного фильтра.

При нахождении величин индуктивности катушки и ёмкости конденсатора, я руководствовался величиной добротности: не слишком маленькой для достижения нужной избирательности фильтра и не слишком большой для упрощения конструкции фильтра.

По формуле для резонансной частоты фильтра:

подберём значения ёмкости и индуктивности:

C = 100 пФ

L = 4 мкГн

Тогда найдём добротность контура, приняв сопротивление потерь

:

mirznanii.com

Умножитель частоты

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К А8ТОРСКОМУ СВИДЕТЕЛЬСТВУ (1i) 621075 (6l) Дополнительное к авт. свил-ву (22) Заявлено 14.02.77 (21) 2451999/18-21 с присоединением заявки № (23) Приоритет— (43) Опубликовано 25 08,78.Бюллетень № 31 (45) Дата опубликования описания 14.07.78

Н 03 К 3/72

Государственный комитет

Совета Инннотроо СССР оа делам нзоорвтеннй н открытнй (5З) УДК 621.374..44 (088.8) К, H. Семенычев и В. B. Крымский (72) Авторы изобретения (71) Заявитель (54) УМНОЖИТЕЛЬ ЧАСТОТЫ

Изобретение относится к вычислительной технике и может использоваться в качестве функционального элемента в устройствах. автоматики и вычислительной техники. 5

Известен умножитель частоты следования импульсов, содержащий последовательно соединенные формирователь-ограничитель, ждущий мультивибратор, дифференцирующие цепи, логический элемент ИЛИ t.13. 1о

Такой умножитель частоты обеспечивает умножение частоты непрерывной импульсной последовательности только с коэффициентом умножения, равным целому числу, Наиболее близок к предлагаемому изобретенью цифровой умножитель частоты, содержащий два последовательно соединен- 2О ных моностабильных элемента (одновибратора), два импульсных вентиля н логический элемент ИЛИ, причем моностабильные элементы через вентили соединены с двумя входами логического элемента ИЛИ, третий вход которого соединен со входом первого моностабильного элемента f2(.

Однако это устройство также умножает частоту входного сигнала только на целое число. Кроме того, оно имеет низкую фазовую стабильность умножения.

Цель изобретения — получение коэффициента умножения, равного 1,5, и увеличение фазовой стабильности умножения.

Это достигается тем, что в «. умножитель частоты, содержащий два последовательно соединенных одновибратора, введены триггер и элемент равнозначностит первый и второй входы которого подключены к прямому и инверсному выходам триггера, третий и четвертый входы -. к прямому и инверсному выходам первого одновибратора, а счетный вход триггера и вход второго одновибратора обьединены и подключены к входной шине.

На чертеже дана электрическая схема предлагаемого умножителя частоты.

Умножитель частоты содержит одновиб« раторы 1 и 2, триггер 3 и элемент 4 равнозначности. ходе которого (на выходе логического элемента 10 И-НЕ) формируется выходная последовательность импульсов, частота повторении которых равна первой гармонике частоты входного сигнала, умноженной на

1,5, при этом скважиость — Q 2, поскольку момент переключения триггера 3

«.овиадавт с серединой положительного импульса с прямого выхода одновибратора 2.

В умиожителе частоты опрокидывание грктера 3 осуществляется входным сигналом, поэтому нестабильность срабатывания триггера по времени оказывает влияние на временное положение только одного из фронтов и только одного выходного импульса в течение периода входного сигнала, а накбольшая нестабильность временного положения выходных импульсов не реввпнает суммы нестабильности временного положения импульсов одновнбраторове

В умножктеле частоты, с целью уменьшения числа используемых логических saeментов, элемент равнозначности выполнен четырехвходовым на трех логических элементах И-HE. В случае необходимости . логический элемент равнозначности может быть выполнен двухвходовым на любых логических элементах, при этом сигналы на его входы могут поступать либо с прямых выходов одновибратора 2 и триггера

3, либо с инверсных. Кроме того, элемент равнозначности может быть заменен логическим мивмвнтом неравноэначности.

Фо рмуяа изобретения

Умножитель частоты, содержащий два последовательно соединенных одновнбратора,отличающийся тем,что, с целью получения коэффициента умножения, равного 1,5, и повышении фазовой стабюзьиости умножения, в него введены триггер и иаемент равнозначности,. первый и второй входы которого подключены к прямому и инверсному выходам триггера, третий и четвертый входы — к прямому и инверсному выходам первого одновибратора, а счетный вход триггера и вход второго одн вибратора объединены и подключены к входной шине.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР

% 311391, кл. Н 03 К 3/72, 1971.

2. Патент ГДР N 95875, кл. Н 03 В 19/10, 1973.

Э 621075 4(Одновибратор 2 выполнен иа потенцимьиых яогичвских эпемеитах 5-7 И-НЕ.

Ьыцояивиив одвовибратора 1 аааяогичио выпояиеиао одиовзйратора 2. Логический. элемеит 4 рааиозиачаости вынояиеи иа трех дюуиииводоимх щм ичвскик эпеммягтах

8-10 И-НЕ. Счет иий вил триера 3 соедииеи со входом одиовибратора 1 и входной щииой 11. Примой выход одновибратора 2 (выход яогического эяемента 6

И HB) и прямой выход триггера 3 соедкиеиы с входами прямых сигналов эявмен»

3О та 4 рави значности, с входными логичес кого элемента 8 И-НЕ. Инверсный выход одиовибратора 2 (выход яогического элемента 7 И-НЕ) и инверсный выход триггера 3 соединены с входамк инверсных

3$ сигналов элемента 4 равнозначности (с входами логического элементЬ 9 И-НЕ)., Выход элемента 4 равнозначности (выход логического элемента 10 И-HE) является выходом умножителя частоты.

26

Умножитель частоты работает следующим образом.

Входная последовательность положительных импульсов со скважинностью С) = 2

25 (меапдр) подается на входную шину 11.

Задним фронтом положительного импульса запускается одновнбратор 1, при этом на его прямом выходе формируется положи тельный импульс, длительность которого

30 составляет две трети периода входного сигнале. Задним фронтом положительного импульса с выхода одновибрвтора 1 запускается о .ловибратор 2, на прямом выходе которого (на выходе логического эле.

З5 мента 6 И-HE) формируется положительный импульс, длительность которого составлчет также две трети периода входного сигнала, а середина импульса совпадает с задним фронтом входного положитель40 ного импул «.а.

На счетный вход триггера 3 со входной шины ll поступает входной сигнал.

Триггер Э переключается всякий раз, когда ровень входного сигнала изменяется 45 с высокого на низкий, т. е. переключается задним фронтом иояожитекьного входмого импульса. На выходах триггера 3 формируются прямой и инверсий импульсные сж малы со скважиииостью, равно» 50 дйумр частота повторения которых в два раза киже частоты входного сигнала.

С прямого выхода одиовибратора 2 и с прямого выхода триггера 3 сигналы поступают иа прямые входы элемента 4 ра- 55 вн зиачности, с инверсных выходов «одновгбратора 2 и триггера 3 — на инверсные входы элемента 4 равнозначности, на вы\, 621075

Составитель Т Афанасьева

Редактор Л. Гребенникова Техред Э. Чужик Корректор А. Гриценко

Заказ 4674/51 тщ 1О86 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытия

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП «Патент»,.г. Ужгород, ул. Проектная, 4

   

www.findpatent.ru

Каталог радиолюбительских схем. УДВОИТЕЛЬ ЧАСТОТЫ ИМПУЛЬСОВ.

Каталог радиолюбительских схем. УДВОИТЕЛЬ ЧАСТОТЫ ИМПУЛЬСОВ.

УДВОИТЕЛЬ ЧАСТОТЫ ИМПУЛЬСОВ

В радиолюбительской практике нередки случаи, когда требуется умножитель входной частоты импульсной последовательности на постоянный коэффициент, в частности удвоитель частоты. Так, в автомобильном тиристорном блоке электронного зажигания с импульсным накоплением энергии удвоитель частоты позволяет использовать трансформатор меньших габаритов, в цифровом тахометре при низкой частоте вращения вала двигателя он позволяет уменьшить время счета и т. п.

Такие удвоители, срабатывающие по фронту и по спаду входных импульсов, реализуют обычно с применением логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Описываемый ниже удвоитель собран на более распространенных элементах ИЛИ-НЕ и И-НЕ. В нем предусмотрена возможность раздельного регулирования длительности выходных импульсов при срабатывании как по фронту, так и по спаду входного импульса высокого уровня. Форма входных импульсов может быть любой, однако предпочтительнее прямоугольная, с крутыми фронтом и спадом. Амплитуда импульсов должна соответствовать логическим уровням применяемых микросхем (обычно в пределах допуска на напряжение питания).

На рис. 1 показана схема удвоителя на двух элементах ИЛИ-НЕ, а на рис. 2 — графики напряжения в его характерных точках. В начальный момент конденсатор С1 разряжен, а С2 — заряжен почти до Uпит При появлении входного импульса высокого уровня конденсатор С1 заряжается через резистор R1, а С2 — быстро разряжается через диод VD2 и выход элемента DD1.1.

При уменьшении напряжения UC2 до порогового уровня Uпор на выходе элемента DD1.2 появляется импульс высокого уровня, оканчивающийся в момент увеличения напряжения UC1 до порогового. Таким образом, продолжительность выходного импульса определяется разницей между временем зарядки tзар конденсатора С1 и временем разрядки С2 (время задержки tзар элемента можно не учитывать ввиду его относительной малости).

Прямое сопротивление диода и сопротивление открытого входа элемента малы, поэтому в большинстве случаев ими можно тоже пренебречь. В результате длительность т_вых при срабатывании по фронту входного импульса равна примерно 0,7R1 С1 Uпор = 0.5Uпит.

При спаде входного импульса конденсатор С1 разряжается через диод VD1 и выход входного формирователя (или контакты S1 переключателя, показанные на рис. 1 штриховыми линиями), а конденсатор С2 заряжается через резистор R2. Длительность т_вых при срабатывании по спаду входного импульса равна 0.7R2C2.

Удвоитель на двух элементах И-НЕ (К561ЛА7) отличается от описанного тем, что диоды в нем включены в обратном направлении. Длительность выходных импульсов при срабатывании по фронту и по спаду входного импульса высокого уровня определяется соответственно постоянными времени цепей R2C2 и R1C1. При R1=R2=680 кОм и С1=С2=1000 пф длительность выходных импульсов низкого уровня равна 500 мкс.

При работе удвоителя от механических контактов длительность выходного импульса должна превышать длительность их “дребезга”, иначе возможны сбои. Из-за разницы значений времени зарядки и разрядки конденсаторов (могут отличаться в 10…1000 раз) после первого же переключения логический элемент останется в этом состоянии до конца выходного импульса.

Времязадающие конденсаторы можно подключать не к минусовому, а к плюсовому проводу питания. При этом фазы зарядки и разрядки конденсаторов меняются местами, а графики напряжения остаются без изменений.

Удвоители можно соединять последовательно, тогда выходная частота будет в 2n раз больше входной (n — число удвоителей). Постоянная времени каждого последующего удвоителя должна быть вдвое меньше, чем предыдущего.

Удвоители могут быть реализованы на микросхемах структуры КМОП серий К176, К561, 564. Диоды — маломощные кремниевые импульсные с малым обратным током, например, серий КД520-КД522. Времязадающие конденсаторы — керамические КМ6 или аналогичные.

Описанный удвоитель можно реализовать и на микросхемах ТТЛ. При использовании элементов ИЛИ-НЕ Времязадающие резисторы следует исключить. Конденсаторы будут заряжаться через входное сопротивление Rвх логического элемента, равное 2,8…40 кОм в зависимости от серии микросхемы, а разряжаться — через диод и открытый выход элемента. Длительность выходных импульсов высокого уровня определяет емкость соответствующего конденсатора — примерно 0,33RвхC. Диоды следует применять германиевые, с малыми прямым напряжением и обратным током , например, серий Д9, Д310, ГД402.

Удвоитель на элементах И-НЕ (рис. 3) по схеме и работе не отличается от его прототипа на элементах структуры КМОП, Однако этому варианту присущи недостатки. Так, конденсатор заряжается через выход элемента, выходное сопротивление которого в состоянии 1 в несколько раз больше, чем в состоянии 0. Сопротивление времязадающего резистора должно быть больше выходного сопротивления элемента, но не должно превышать 0,2Rвх. В результате снижается интервал изменения длительности т_вых, повышается время задержки и, как следствие, ухудшаются четкость переключения элемента и защита от “дребезга” контактов.

Длительность выходных импульсов низкого уровня удвоителя — (1,1…1,2) RC. Графики напряжения в характерных точках удвоителя на элементах И-НЕ показаны на рис. 4.

Б. РОВКОВ

г. Харьков, Украина

РАДИО № 9, 1993 г., с. 39.


irls.narod.ru

Умножитель частоты следования импульсов

 

(>i) 7381 01

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (6 l ) Дополнительное к а вт . с вид- ву— (22) Заявлено 25,11.77 (2l ) 2548691/18-21 (51 ) М. К.ч.

Н 03 B 19/10 с присоединением заявки ¹â€”

Государственный комитет (23) Приоритет—

Опубликовано 30.05,80. Беллетень № 20 на делам изобретений и открытий (53) УДК 621,,375,8 (088.8) Дата опубликования описания 30.05,80 (72) Авторы изобретения

А, И. Крутов, Г. Г, Миронов, Б. И. Николенко и А, К. Осипов (71) Заявитель (54) УМНОЖИТЕЛЬ ЧАСТОТ Ы СЛЕДОВАНИЯ

ИМ ПУЛ Ь СОВ

Изобретение относится к импульсной технике.

Известен умножитель частоты, содержащий генератор счетных импульсов, частота которых больше частоты входных

5 сигналов, счетчик импульсов, содержащий нот разрядов, второй щ -разрядный счетчик импульсов, формирующие триг-! .геры логические элементы И и ИЛИ jl), Умножитель имеет недостаточную ста10 бильность при низких частотах входного сиг нала, Наиболее близким по технической сущности является умножитель частоты, содержащий импульсный генератор, выход которого соединен с первыми входами логичеких элементов И, второй вход первого из которых соединен с входом первого формирователя передних фронтов, второй вход второго логического элемента И соединен с входом второго формирователя передних фронтов, выходы каждого логического элемента И и соответствукшего ему формирователя передних . фронтов соеди2 иены с входами Ьдного из двух счетчиков, выход каждого из которых соединен с первым входом одного из двух бло ков сравнения,и логический элемент ИЛИ, два входа которого соединены с выходами упомянутых формирователей передних фронтов (21

Недостатком этого умножителя является недостаточная точность установки и малый диапазон изменения коэффициента умножении.

Велью изобретения является увеличение точности установки и расширение диапазонп изменения коэффициента умножения, Умножитель частоты следования импульсов, содержащий импульсный генератор, выход которого соединен с первыми входами логических элементов И, второй вход первого из которых соединен с входом первого формнрователя передних фронтов, второй вход второго логического элемента И соединен с входом второго формирователя передних фронтов, выходы каж8i0i

3 73 дого логического элемента И и соответст:. вующего ему формирователя передних фронтов соединены с.входами одного из двух счетчиков импульсов, выход каждого из которых соединен с первым входом одного иэ двух блоков сравнения, и логический элемент ИЛИ, два входа которого соединены с выходамы упомянутых формирователей передних фронтов, введены триггер, два дополнительных счетчика импульсов и четыре дополнительных логических элемента И, выходы двух иэ которых соединены с дополнительными входами логического элемента ИЛИ, а первые входы — соединены с вторым входом одного из логических элементов И и одним иэ выходов триггера, вход которого подключен к входной шине, первые входы двух других дополнительных логических элементов И соединены соответственно с выходами формирователей передних фронтов, выходы .этих дополнительных логических элементов И подключены к первым входам дополнительных счетчиков импульсов, вторые входы которых подключены к выходам соответствующих логических элементов И, а выходы дополнительных счетчиков импульсов соединены со вторыми входами блоков сравнения, выход одного из которых соединен со вторыми. входами первого и третьего, а выход второго блока сравнения соединен со вторыми входами второго и че твер того упом янутых дополнительных логических элементов И.

Структурная электрическая схема описываемого умножителя приведена на чертеже, Умножитель содержит триггер 1, логические элементы И 2, 3, формирователи передних фронтов 4, 5, импульсный генератор б,логический элемент ИЛИ 7, блоки сравнения 8, 9, счетчики 10,11 импульсов, дополнительные счетчики 12, 13 импульсов,дополнительные логические элементы И 14,.„17, Входной сигнал подан на входную шину 18, выходной сигнал снимается с выхода 19.

Принпин работы умножителя заключается в следующем.

Пусть за период следования импульсов входной последовательности счетчик

ll с импульсйого генератора 6 поступило 24 импульса, т.е, была произведена запись числа 24 и происходит умножение частоты на 4. В момент времени о триггер 1 переходит из состояния О»

ll /I

s состояние 1, На выходе формирователя. 4переднего фронта 4 формируется короткий импульс, поступающий на вход сброса счетчика 10, через логический элемент

«И» 15 на вход сброса счетчика 13 и через логический элемент «ИЛИ«7 на выход устройства, С генератора 6 через логический элемент И 2 на счетный вход счетчика 10 и счетный вход счетчика 13 поступают импульсы. Блок сравне- . ния 9 сравнивает число, записанное в (И -2) старших разрядных счетчика 11 с числом, записанным в счетчике 13, Для данного примера в (N -2) старших разрядах счетчика 11 записано число rn/ßï=6

Это значит, что при поступлении 6-го импульса на счетчик 13 на выходе блока сравнения 9 формируется импульс, поступающий через логический элемент «И» 14, через логический элемент ИЛИ 7 на выход устройства и через логический элемент «И 15 на сброс счетчика 13. Затем при поступлении 1 2-ого импульса на счетчик 13, на выходе блока сравнения

9 формируется импульс и весь процесс повторяется снова до окончания периода входной последовательности, Счетчик 10 при атом подсчитывает импульсы за период Т и в формировании выходных импульсов, на данном периоде, не участвует. На выход устройства поступают только импульсы с блока сравнения 9 через логический элемент И 14, Логический элемент

И 17 заперт низким уровнем напряжения поступающего с инверсного выхода триггера 1 для исключения сбоев в выходной последовательности из-за ложного срабатывания блока сравнения 8, В новом периоде, в момент времении t, триггер 1 переходит из состояния » 1″ в состояние

40 «0″. На выходе формирователя переднего фронта 5 формируется короткий импульс, поступающий через логический элемент

ИЛИ на выход устройства, на сброс счетчика 11 и через логический элемент «И

16 на сброс счетчика 12. Импульсы с генератора 6 через логический элемент

«И» 3 поступают на счетный вход счетчика 11 и на счетный вход счетчика 12.

Число, записанное в (М-2) старших разрядах счетчика 10, сравнивается с числом, записанным в счетчике 12. Импульсы равенства с выхода блока сравнения 8 через логический элемент «И» 17 через логический элемент ИЛИ 7 поступают на

55 выход устройства и через логический элемент И 16 — на сброс показаний сче чика 12. Весь rrporrecc; происходящий за пюедыдущий период, повторяется снова, 7381

Таким образом, на выходе формируется последовательность импульсов, часто- та которой в четыре раза больше частоты входной последователЬности импульсов. 5

При увеличении частоты импульсов с генератора 6 можно увеличить разрядность счетчиков и осуществлять умножение частоты на более высокое число,а также повысить точность умножения, Из- 10 менением числа сравниваемых разрядов можно изменять коэффициент умножения в широких пределах. К достоинствам устройства относится также то, что, чем ниже частота следования входных импульсов, тем более точно осуществляется умножение входной частоты на данный коэффициент умножения. Описываемое устройг. ство может осуществлять . умножение ультранизких частот (доли герца). Появ- 20, ляющиеся сбои автоматически устраняются в последующем периоде входной последовательности. фаза выходной послеповательности импульсов жестко связана с фазой входной последовательности импульсов. В связи с тем, что устройство выполнено полностью на элементах цифровой техники, это пает возможность осуществить микроминиатюризацию схемы, улучшить ее эксплуатапионные характеристики, а именно: снизить габариты и вес, снизить потребляемую мощность, расширить температурный диапазон.

Формула изобретения 35

Умножитель частоты следования импульсов, содержащий импульсный генератор, выход которого соединен с первыми входами логических элементов И, второй вход первого из которых соепинен с входом первого формирователя передних фронтов, второй вход второго логического элемента И соединен с входом второго формирователя передних фронтов, выхопь| каж- 5

45 дого логического элемента И и соответ01 6 ствующего ему формирователя передних фронтов соединены с входами одного из двух счетчиков импульсов, выход каждого из которых осоединен с первым входом одного из двух блоков сравнения, и логический элемент ИЛИ, два входа которого соединены с выходами упомянутых формирователей передних фронтов, о т— л и ч а ю шийся тем, что, с целью увеличения точности установки и расширения диапазона изменения коэффициента умножения, в него введены триггер, два дополнительных счетчика импульсов и четыре дополнительных логических элемента И, выходы двух из которых соединены с дополнительными входами логического элемента ИЛИ, а первые входы — с вторым входом одного из основных логических элементов И и одним из выходов триггера, вход которого подключен к входной шине, первые входы двух других дополнительных логических элементов И соединены соо ветственно с выходами формирователей передних фронтов, выходы этих дополнительных логических элементов И подключены к первым входам дополнительных счетчиков импульсов, вторые входы которых подключены к выходам соответствуюших логических элементов И, а выходы дополнительных счетчиков импульсов соединены с вторыми входами блоков сравнения, выход одного из которых соединен с вторыми входами первого и третьего, а выход второго блока сравнения соединен с вторыми входами второго и четвертого упомянутых дополнительных логических элементов И, Источники информации, принятые во внимание при экспертизе

1, Заявка Японии 14 47-33978 кл. 98(5) с, 32, 28.08.72.

2. Авторское свидетельство СССР

Мо 484619, кл, Н 03 В 19/06, 04.12.73.

738101

Составитель Т. Артюх

Редактор Е. Караулова ТехредА.Щепанская Корректор С. Шомак

Заказ 2827/35 . Тираж 995 Подписное

ИНИИПИ Государственного комитета ССС P по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП Патент», г. Ужгород, ул. Проектная, 4

    

www.findpatent.ru